khach 40 8 декабря, 2014 Опубликовано 8 декабря, 2014 · Жалоба Добрый день! Собираю в одном месте различную информатцию о методах синхронизации различный частей векторных анализаторов. Вопрос первый -блок-схема из патента Анрицу US6157183 - .блок под номером 510 - следящая ФАПЧ на 4х -кратной частоте оцифровки. Каково его назначение и логика работы. Второй вопрос - US6970000 - векторный анализатор с разнесеным приемником и передатчиком. Как осуществляется синхронизация фаз между двумя выносными блоками? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться