[count_enable 0]

Вместо комб. схем на клоке, сделайте вход CE и управляйте через него.

[all505 0]

А если мне нужно: досчитать до 320, остановить счетчик и сбросить, переключить вход “clock” счетчика к другому тактовому генератору (медленному). Как поступить?

[Jackov 1]

Т.е. счетчик нужно останавливать другими путями, но только не разрывая тактовый сигнал?

Да, на тактовый вход сигнал должен идти с генератора (или от куда он там у Вас идёт) напрямую.

 

Вместо комб. схем на клоке, сделайте вход CE и управляйте через него.

Вот эта галка

Изменено 11 августа, 2014 пользователем Jackov

[all505 0]

Со счетчиком вроде разобрался.

Последний вопрос: как правильнее или на чем организовать делитель тактовой частоты?

Что бы можно было управлять скоростью счётчика!

[Jackov 1]

Последний вопрос: как правильнее или на чем организовать делитель тактовой частоты?

Что бы можно было управлять скоростью счётчика!

Вообще так делать не рекомендуется, поскольку счётчик он же не сам по себе, он чем-то управляет, и наверняка он управляет какими-то регистровыми устройствами.

Если Вы переключите счётчик он у Вас начнёт работать асинхронно с устройствами которыми он управляет, их тоже надо переключать. Короче куча проблем возникает.

Меня могут заругать, ну да ладно...

Сигнал С - искомый изменяемый тактовый сигнал.

Мультиплексор переключать синхронно сигналу CLK.

Схему не проверял, но должна работать.

А вообще, на сколько я знаю, существует специальная мегафункция переключающая клоки корректно, но не во всех плисинах такие есть, сам ни когда не использовал.

[all505 0]

А если так?

[Jackov 1]

А если так?

непонятно чё такое MR, и что это за элемент с Y.

Если Y выход, то как он может объединятся Q0?

И самое главное если элемент с Y - комбинационная схема, то не годится.

У Вас практическая задача, или академическая?

 

[iosifk 3]

Ошибочка вышла, первая видюшка про счётчики тут

http://youtu.be/XzkkSdmNszs

 

Раскройте, пожалуйста. Чем для ПЛИС не годится, тем что не HDL?

Ну так для начинающего в самый раз, суть происходящего как она есть, без замыливания HDL-кодом.

 

Еще раз! То, что годится для рассыпухи не работает в ПЛИС, так что не надо нагружать ТС ненужными примерами.

И дело не в HDL, дело совсем в другом.

Есть понятие клокового дерева. Это значит, что по этому дереву разветвляются тактовые и они идут с минимальным разбегом.

И реальных клоковых деревьев в кристалле мало, потому они ценный ресурс и его надо беречь. А нужна "другая" частота - делите сигнал разрешения и триггер будет работать только в нужное время...

Поэтому на ПЛИС - только синхронное проектирование, и коммутация клока - это повод для увольнения...

А на рассыпухе выход одного триггера подается на вход другого. И организуются асинхронные цепи... Поэтому нельзя смотреть на рассыпуху и бездумно переносить ее в ПЛИС...

Да еще и компилятор добавит забот. Часть счетчиков он сделает быстрыми, а может и сделать медленными... И тогда - "не получается"....

 

Я веду занятия со студентами и эта тема - одна из важнейших. Так что если хотите присоединиться - пишите.

 

[all505 0]

Немного неправильно нарисовал.

Слева счетчик (MR – сброс), справа мультиплексор

Задача практическая.

 

И самое главное если элемент с Y - комбинационная схема, то не годится.

Буду тогда пробовать ваш вариант

[iosifk 3]

Немного неправильно нарисовал.

Слева счетчик (MR – сброс), справа мультиплексор

Задача практическая.

 

 

Буду тогда пробовать ваш вариант

Упорный в нежелании учиться...

Больше сюда писать не буду...

 

[all505 0]

Упорный в нежелании учиться...

У меня просто идеи закончились!

Хотя вы уже подкинули идею с сигналом разрешения…

 

[Jackov 1]

Поэтому на ПЛИС - только синхронное проектирование, и коммутация клока - это повод для увольнения...

А где Вы видели в тех видюшках коммутацию клока?

А на рассыпухе выход одного триггера подается на вход другого. И организуются асинхронные цепи...

Выход Q одного триггера подан на вход D другого триггера, оба тактируются одним сигналом, где здесь асинхронные цепи?

[all505 0]

Все последняя попытка… :rolleyes:

[canny 0]

И реальных клоковых деревьев в кристалле мало, потому они ценный ресурс и его надо беречь. А нужна "другая" частота - делите сигнал разрешения и триггер будет работать только в нужное время...

 

Тогда для примера.

 

Есть частота 50 МГц. И нужно тактировать схему на кратной частоте. Например, 12,5 МГц. Т.е. поделенной на 4. Правильно заводить на тактовый вход сигнал 50 МГц, а на вход разрешения - сигнал clk25 МГц AND clk12,5 МГц?

 

Тогда на рисунке будет срабатывать триггер только по фронту в 50 нс.

 

Правильно?

 

[toshas 0]

Забудьте про смешивание синхро-сигнала с чем-то еще!

 

Сделайте счетчик до 4х и на 4м такте ставьте Clock Enable (CE) на триггер.

 

Входные частоты и счетчика и триггера остаются неизменными - 50 Мгц, но срабатывает он только каждый 4х такт.

 

Если далее идет сложная схема, с большим временем распростанения сигнала (много уровеней логики) и она не укладывается во временные ограничения 50 Мгц, надо использовать multi-cycle path ограничения.