[all505 0]

Не получается остановить счётчик после тога как он досчитает до 320!

В других симуляторах все работает, но в quatus-e ни в какую не хочет…

Плюс еще появляется не понятные провалы при переходе счётчика с 255>256?

[iosifk 3]

Не получается остановить счётчик после тога как он досчитает до 320!

В других симуляторах все работает, но в quatus-e ни в какую не хочет…

Плюс еще появляется не понятные провалы при переходе счётчика с 255>256?

Беда вовсе не в Квартусе... А догадайтесь в ком?

Это абсолютно неправильный путь и он называется асинхронное проектирование.

Если хотите подробнее, то могу по скайпу рассказать...

 

[all505 0]

Сильно не ругать т.к. опыта программирования fpga очень мало.

Если в двух словах как правильнее?

Кстати это же схема в 3032 работала нормально.

[Jackov 1]

Если в двух словах как правильнее?

Как правильно смотреть тут.

http://youtu.be/ZKpz9PFFh4Y

 

[all505 0]

Попробовал такой вариант – работает!

Но правильный ли он?

Пошел смотреть видео…

[iosifk 3]

Как правильно смотреть тут.

http://youtu.be/ZKpz9PFFh4Y

Нет, это старая технология для рассыпухи... Это не для ПЛИС!

Смотреть сюда:

http://habrahabr.ru/post/137643/

 

Или у меня на сайте "Краткий Курс"...

 

[Jackov 1]

Но правильный ли он?

Пошел смотреть видео…

Тоже нет.

Про правила проектирования цифровых синхронных схем смотреть тут с 14:40

http://www.youtube.com/watch?v=uW8DPE6TRxM...etailpage#t=877

 

Ошибочка вышла, первая видюшка про счётчики тут

http://youtu.be/XzkkSdmNszs

 

Нет, это старая технология для рассыпухи... Это не для ПЛИС!

Раскройте, пожалуйста. Чем для ПЛИС не годится, тем что не HDL?

Ну так для начинающего в самый раз, суть происходящего как она есть, без замыливания HDL-кодом.

[count_enable 0]

Если очень вкратце, то внутри плис не суповой набор из логических элементов, а сложная структура, которая может эмулировать логические схемы. При этом она эмулирует не абстрактные матмодели, поэтому у нее есть временные характеристики, ограничения и т.д. К счастью софт для синтеза очень умный и учитывает все эти показатели. Поэтому в 99% случаев он синтезирует схемы гораздо лучше и производительнее чем ручная отрисовка. Не говоря уж о том что работать с кодом в проектах сложнее счётчика значительно легче.

[eugen_pcad_ru 0]

Выход счетчика звенит, что Вы и наблюдаете. Поставьте по выходу регистр.

P.S.: То, что годилось для россыпи, для ПЛИС обычно не подходит. И дело тут в том, что логика на россыпи работала с учетом "размывания" фронтов в связи в физическими резистивно-емкостными характеристиками выводов микросхем, печатных дорожек и т.п. И всё замечательно работало. А вот когда возникает желание впихнуть всё в один корпус, часто возникают проблемы, аналогичные Вашим.

[Jackov 1]

Если очень вкратце, то внутри плис не суповой набор из логических элементов, а сложная структура, которая может эмулировать логические схемы. При этом она эмулирует не абстрактные матмодели, поэтому у нее есть временные характеристики, ограничения и т.д. К счастью софт для синтеза очень умный и учитывает все эти показатели. Поэтому в 99% случаев он синтезирует схемы гораздо лучше и производительнее чем ручная отрисовка. Не говоря уж о том что работать с кодом в проектах сложнее счётчика значительно легче.

Это всё понятно. В данном случае есть затруднения с синхронным проектированием, а это основа основ, и при не понимании этих базовых понятий как-то странно предлагать начинающему разбираться в HDL.

Кроме того, если не представлять как схема может выглядеть на рассыпухе сложно написать качественный код, имхо.

[count_enable 0]

В рассыпухе свои законы. Первооснова это булева алгебра и абстрактная цифровая логика. Не имею ничего прочив лабораторных на 74 серии, они очень наглядны и полезны, но копировать схемы с рассыпухи в плис не стоит.

 

Кстати, очень советую превосходную всеобьемлюющую книгу "Digital Design and Computer Architecture". В ней есть темы от двоичной арифметики и до написания полноценного процессора на HDL.

[Jackov 1]

но копировать схемы с рассыпухи в плис не стоит.

Но почему не стоит, если данная "рассыпуха" не противоречит законам построения схем на плисах? Лишь только потому-что это дольше по времени чем HDL-код?

Изменено 11 августа, 2014 пользователем Jackov

[all505 0]

В общем, посмотрел видео: везде намек на синхронность, но не пойму где у меня не синхронность? Сам счетчик?

Пока остановился на таком варианте – судя по симулятору, работает правильно?

Плисина оказалась сложнее, чем я думал.

[Jackov 1]

В общем, посмотрел видео: везде намек на синхронность, но не пойму где у меня не синхронность? Сам счетчик?

В данном случае комбинационная схема на тактовом входе. А это недопустимо.

 

[all505 0]

Т.е. счетчик нужно останавливать другими путями, но только не разрывая тактовый сигнал?