tpz 0 26 июня, 2014 Опубликовано 26 июня, 2014 (изменено) · Жалоба Хотелось бы попользовать опцию выравнивания проводников между собой с точки зрения задержек распространения сигналов в проводниках а не длины самих проводников. Всвязи с чем возникло несколько вопросов: 1. Я так понимаю, надо в CES выбрать Delay Type - TOF и далее все числа будут измеряться в ns? 2. Во-первых, сразу бы хотелось - ps. Где это поменять? 3. Как CES будет учитывать разную задержку в линиях по разным слоям? Ему достаточно стек слоев загнать и он все сам посчитает или эти задержки надо где-то вбивать, предварительно прикинув где-то в том же HyperLynx? 4. Как будут учитываться характеристики ПО, которые обязательно будут вносить свой вклад в задержку распространения сигнала в проводнике? Где эти данные брать и куда забивать? Изменено 26 июня, 2014 пользователем tpz Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 26 июня, 2014 Опубликовано 26 июня, 2014 · Жалоба Хотелось бы попользовать опцию выравнивания проводников между собой с точки зрения задержек распространения сигналов в проводниках а не длины самих проводников. Всвязи с чем возникло несколько вопросов: 1. Я так понимаю, надо в CES выбрать Delay Type - TOF и далее все числа будут измеряться в ns? 2. Во-первых, сразу бы хотелось - ps. Где это поменять? 3. Как CES будет учитывать разную задержку в линиях по разным слоям? Ему достаточно стек слоев загнать и он все сам посчитает или эти задержки надо где-то вбивать, предварительно прикинув где-то в том же HyperLynx? 4. Как будут учитываться характеристики ПО, которые обязательно будут вносить свой вклад в задержку распространения сигнала в проводнике? Где эти данные брать и куда забивать? 1.да 2. в настройках CES 3. анализатор полей встроен в Exp-CES 4. Setup>Settings>Via_Definitions Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
tpz 0 26 июня, 2014 Опубликовано 26 июня, 2014 · Жалоба Setup>Settings>Via_Definitions - чего-то я такого меню в CES не наблюдаю. Наверное, это в Expedition Setup->Setup_Parametrs->Via_Definitions? Т.е., где-то надо намоделировать эти характеристики(задержку, емкость, индуктивность) для ПО или Expedition сам их вычислит своим анализатором полей? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 26 июня, 2014 Опубликовано 26 июня, 2014 · Жалоба Setup>Settings>Via_Definitions - чего-то я такого меню в CES не наблюдаю. Наверное, это в Expedition Setup->Setup_Parametrs->Via_Definitions? Т.е., где-то надо намоделировать эти характеристики(задержку, емкость, индуктивность) для ПО или Expedition сам их вычислит своим анализатором полей? Реальные характеристики via можно расчитать только в 3D анализаторе, например в HL3D. Упрощенные можно получить в HL - сделайте экспорт топологии в HL, ПКМ>View_Via_Properties на любом via и увидите примерно следующее Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
tpz 0 1 июля, 2014 Опубликовано 1 июля, 2014 (изменено) · Жалоба Я так понимаю, что требуемая задержка - это 6ps для участка ПО между 1 и 4 слоями? А что за емкости - 17fF и 12fF? Изменено 1 июля, 2014 пользователем tpz Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 8 июля, 2014 Опубликовано 8 июля, 2014 · Жалоба Я так понимаю, что требуемая задержка - это 6ps для участка ПО между 1 и 4 слоями? А что за емкости - 17fF и 12fF? Между 2 и 5. "3-D pad capacitance for entry and exit layers (drawn as a lumped capacitor)". Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kappafrom 0 26 ноября, 2014 Опубликовано 26 ноября, 2014 (изменено) · Жалоба Долго думал в какую тему определить сообщение и мне кажется эта самая подходящая. Итак, используемая схема тактирования кластера из нескольких DSP процессоров: PLL(генератор тактового сигнала) -> разветвитель/буфер(без skew programming) => DSPi, где i=1,..,4. так уж вышло, что несколько клоков разведены по top, остальные частично проходят по разным внутренним слоям (int1 и int2), т.е. время распространения сигнала в таких дорожках разное. поэтому в CES я выравниванию линии не по длине, а по задержке. Частота тактирования кластера 80 MHz, т.е. период одного импульса клока 125 ns. 1) как выбрать допуск (в ns/ps) при выравнивании задержек тактового сигнала заданной частоты? 2) примерные параметры ПО (R,L,C) можно определить, экспортировав проект в HyperLynx->View_Via_Properties. 2.1) Правильно ли я понимаю, что общая емкость ПО есть сумма емкостей контактных площадок via на входном и выходном слоях (Спо = 12fF+17fF = 29fF)? 2.2) Как найти индуктивность ПО? (в HyperLynx->View_Via_Properties не нашел) 2.3) В Expedition Setup->Setup Parameters->Via Definitions можно указать R,L,C,Delay для целого ПО. А как задать параметры для перехода со слоя на слой? напомню, что клоки разведены через via одного типа, но на разных внутренних слоях, один ныряет на слой int1, другой на int2, следовательно параметры виасов будут разные. Можно ли задать свою задержку для ПО одного типа в зависимотси от того, на каком слое выходит цепь? Остро интересует ответ на вопрос 1)! есть ли вообще смысл выравнивать для такой частоты клока? Сейчас длины выравнены, задержки без учета виасов 0,64..0,71 ns. Экспортировал из HyperLynx статистику по выбранным цепям (там расчет задержки с учетом ПО - задержка отличается на 0,1 ns максимум от expedition). Спасибо за внимание. Изменено 26 ноября, 2014 пользователем kappafrom Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Inpharh 0 31 августа, 2018 Опубликовано 31 августа, 2018 · Жалоба Да простят меня за некропостинг, но название темы подходит под мой вопрос. В CES есть возможность указать Pin Package Length и Pin Package Delay для компонентов, и я давно пользуюсь этой возможностью, но что-то мне надоело вбивать задержки вручную, тем более можно ошибиться, и я подумал, а нельзя ли этот процесс автоматизировать? Оказалось можно вроде бы. Есть File->Import->Package delays и предлагается выбрать файл txt либо ppd. Так вот собственно вопрос: каков синтаксис этого файла для "втягивания" задержек? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 31 августа, 2018 Опубликовано 31 августа, 2018 · Жалоба Да простят меня за некропостинг, но название темы подходит под мой вопрос. В CES есть возможность указать Pin Package Length и Pin Package Delay для компонентов, и я давно пользуюсь этой возможностью, но что-то мне надоело вбивать задержки вручную, тем более можно ошибиться, и я подумал, а нельзя ли этот процесс автоматизировать? Оказалось можно вроде бы. Есть File->Import->Package delays и предлагается выбрать файл txt либо ppd. Так вот собственно вопрос: каков синтаксис этого файла для "втягивания" задержек? Научитесь пользоваться поиском в хелпе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Inpharh 0 31 августа, 2018 Опубликовано 31 августа, 2018 · Жалоба Научитесь пользоваться поиском в хелпе. :smile3046: Благодарю)) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Frederic 0 22 сентября, 2020 Опубликовано 22 сентября, 2020 · Жалоба для дифпар проекта в CES необходимо (или нет ???) использовать "Differential Pair Phase Tol Max" значение Max (mm) определяется мелкосхемой и следовательно без проблем возьмём из даташит, которое равно 5ps а вот значение Distance Max (mm) (для картинки это Pair Phase Tolerance Max Hazard) определяется физикой дифпары и какое значение прописать ??? дополнительные данные: 1.оптика 40G (по 4 пары ТХ и RX) 2.длина дифпар около 860 ps Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 2 22 сентября, 2020 Опубликовано 22 сентября, 2020 · Жалоба 1 hour ago, Frederic said: а вот значение Distance Max (mm) (для картинки это Pair Phase Tolerance Max Hazard) определяется физикой дифпары и какое значение Это максимальная длина лок. участка на котором будет вестись контроль разфазировки tol. Я думаю если у вас пара очень часто меняет направление то нужно брать небольшие учатски, а если пара практически не виляет то побольше. Тут я думаю нет конкретного значения. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Frederic 0 23 сентября, 2020 Опубликовано 23 сентября, 2020 · Жалоба 6 hours ago, PBO said: Это максимальная длина лок. участка на котором будет вестись контроль разфазировки tol. Я думаю если у вас пара очень часто меняет направление то нужно брать небольшие учатски, а если пара практически не виляет то побольше. Тут я думаю нет конкретного значения. совершенно верно, а вообще какая частота в дифпаре при скорости 10 G/s ? в Черной магии написано "... чтобы предупредить нарастание синфазного сигнала в проводниках, суммарная величина расфазировки, создаваемой всеми элементами канала связи, ....., должна оставаться меньше 1/1000 времени нарастания сигнала." и чуть ниже "...для линии 2.5 G/s ...... имеет смысл установить максимально допустимую величину расфазировки порядка 20 ps." в моем случае апроксимация для канала 10 G/s даёт 5 ps, то что и прописано в даташите :) к сожалению половина дифпар идет не в одном направление, т.к. для уменьшения кол-ва via и стабов при трассировки дифпары, она проскакивает потребителя и затем меняет направление на 180 гр. из-за этого разница длин в дифпаре достигает около 9 ps, пришлось пилочкой балансировать на источнике сигнала, как сейчас понял, что не правильно. вообще расфазировка при смене направления трассировки на 180 гр для случая разводки под 45 гр дает значение равное 3.3 ширины зазора в дифпаре в моём случае 3.3 х 0.135 = 0.4455 мм или 2.9 ps, что вписывается в допуск 5 ps а каков алгоритм проверки фазы? если Pair Phase Tolerance Max Hazard = 5мм, то каков шаг смещения этого отрезка? 1.берется за начало Pair In Phase (не важно источник или потребитель) и проверяется на длине 5мм, затем следующий отрезок от 5мм до 10мм и т.д. 2.динамически с шагом 0.5мм (коэф. = 10 зашит в системе и изменить нельзя, получаем шаг 5мм/10=0.5мм) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 2 23 сентября, 2020 Опубликовано 23 сентября, 2020 · Жалоба Вы сами на свои вопрос ответили лучше кого бы то ни было )) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Frederic 0 23 сентября, 2020 Опубликовано 23 сентября, 2020 · Жалоба 7 minutes ago, PBO said: Вы сами на свои вопрос ответили лучше кого бы то ни было )) польщен :) у меня процесс идет, как паравоз в дыму и паре, а результат, т.е. КПД = 0, как у персонального компьютера :( Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться