Maverick_ 15 25 апреля, 2014 Опубликовано 25 апреля, 2014 · Жалоба Есть задача реализовать LDPC декодер в ПЛИС (планирую использовать the Min-Sum algorithm). Но проблема в том, что проверочная матрица основана на псевдослучайности, скорее всего это irregular LDPC code (во всяком случае я закономености не вижу). Параметры H матрицы N = 16484 - column K = 12480 M = N - K = 3984 - row В Н-матрице: Максимальное число "1" в строке - 17 Максимальное число "1" в столбце - 9 Графическое представление матрицы во вложении. В отличии от матриц для DVB-S2; 802.11n; 802.16e; 10GBASE-T, где используются Quasi-Cyclic (QC) или block-structured матрицы. Может есть алгоритмы для распараллеливания при реализации. Нашел алгоритм " Split-Row Decoding", но возникает проблема в разбросе "1" по столбцу матрицы ... Меня интересуют идеи, алгоритмы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 25 апреля, 2014 Опубликовано 25 апреля, 2014 · Жалоба вероятно матрица получена всё-же определенными перестановками. Если знать метод построения, то можно получить выигрыш по используемой для декодирования памяти. Если алгоритм неизвестен, то о возможности сэкономить память нужно забыть, и готовить память под хранение значений от каждой итерации. интересно кстати, каков girth у вашей матрицы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
