[Serg_AS 0]

После очередного редактирования платы столкнулся со странным.

 

Схема и PCB одинаковые.

 

Запускаю Design\Update PCB Document.

Ожидаю получить пустой список различий схемы и платы.

Однако, вижу в списке все PCB Rules (зазоры, толщины проводников, размеры отверстий и т.д..)

 

Почему? Никогда такого не было.

 

[inter_pro 0]

Почему? Никогда такого не было.

это настраивается.

Project>Project Options>Comparator

там нужно выключить опции, которые не нужно проверять при синхронизации (Design\Update PCB Document)

в вашем случае, похоже:

Changed Rule

[Serg_AS 0]

это настраивается.

Project>Project Options>Comparator

там нужно выключить опции, которые не нужно проверять при синхронизации (Design\Update PCB Document)

в вашем случае, похоже:

Changed Rule

 

Спасибо, но Changed Rule не помогает. :(

 

Помогает, если выключить (Differences Associated with Nets \ Extra Rules). Но какой в этом смысл?

 

Но во всех других проектах в (Project>Project Options>Comparator) включены все опции, но при (Design\Update PCB Document) никаких попыток убрать Rule нет.

 

И еще я заметил, что проблема связана именно с PCB: проблемы появляются, если перенести PCB из "плохого" проекта в "хорший".

 

 

 

P.S.

С причиной происходящего не разобрался, но "вылечил" копированием всей разводки с "плохой" PCB на "хорошую".

Изменено 11 марта, 2014 пользователем Serg_AS

[Hypericum 0]

"вылечил" копированием всей разводки с "плохой" PCB на "хорошую".

Знающие люди такое не рекомендуют. Если есть проблемы, быть может, проще попробовать сохранить правила из одного файла / загрузить правила в другом файле (Design > Rules > ПК > Import Rules / Export Rules).

[inter_pro 0]

Помогает, если выключить (Differences Associated with Nets \ Extra Rules). Но какой в этом смысл?

смысл в том, что вы как пользователь расставляете приоритеты и управляете всеми процессами!

более детально разобраться в чем у вас дело - можно только по проекту.

копировать топологию в новую плату - не лучший вариант, я бы советовал разобраться с тем "откуда ноги растут". Особенно это может быть актуально если над проектом работал еще кто-то кроме вас!

[Serg_AS 0]

Знающие люди такое не рекомендуют. Если есть проблемы, быть может, проще попробовать сохранить правила из одного файла / загрузить правила в другом файле (Design > Rules > ПК > Import Rules / Export Rules).

 

Импорт Rules и "хорошего" проекта в "плохой" помог.

 

Попробую поискать различия.

 

[masterofnature 0]

Импорт Rules и "хорошего" проекта в "плохой" помог.

 

Попробую поискать различия.

Вы директивы на схеме случаем не расставляли?

[Serg_AS 0]

Вы директивы на схеме случаем не расставляли?

 

В этом проекте никаких директив на схеме нет.

 

Проблема возникла после того, как я подвигал участки PCB. Потом попробовал сделать Update PCB , чтобы проверить все ли цело и увидел проблему.

 

Вот кусочки двух RUL файлов (первый - хороший)

Это Clearance 0.5mm между (IsRegion AND InNet('GND') AND OnLayer('Top Layer')) и All

 

SELECTION=FALSE|LAYER=TOP|LOCKED=FALSE|POLYGONOUTLINE=FALSE|USERROUTED=TRUE|UNIO

NINDEX=0|SOLDERMASKEXPANSIONMODE=None|PASTEMASKEXPANSIONMODE=None|RULEKIND=Cleara

nce|NETSCOPE=DifferentNets|LAYERKIND=SameLayer|SCOPE1EXPRESSION=(IsRegion AND InNet('GND') AND OnLayer('Top Layer'))|SCOPE2EXPRESSION=All|NAME=Clearance_4|ENABLED=TRUE|PRIORITY=1|COMMENT= |UNIQUEID=RAGFSOSL|DEFINEDBYLOGICALDOCUMENT=FALSE|GAP=19.685mil¶

 

SELECTION=FALSE|LAYER=TOP|LOCKED=FALSE|POLYGONOUTLINE=FALSE|USERROUTED=TRUE|UNIO

NINDEX=0|SOLDERMASKEXPANSIONMODE=None|PASTEMASKEXPANSIONMODE=None|RULEKIND=Cleara

nce|NETSCOPE=DifferentNets|LAYERKIND=SameLayer|SCOPE1EXPRESSION=(IsRegion AND InNet('GND') AND OnLayer('Top Layer'))|SCOPE2EXPRESSION=All|NAME=Clearance_4|ENABLED=TRUE|PRIORITY=1|COMMENT= |UNIQUEID=RAGFSOSL|DEFINEDBYLOGICALDOCUMENT=TRUE|GAP=19.685mil¶

 

 

Различие:

DEFINEDBYLOGICALDOCUMENT=FALSE

DEFINEDBYLOGICALDOCUMENT=TRUE

 

Что это означает - не нашел пока.