[electro-ryb 0]

Всем доброго дня! Требуется сделать PCI устройство.

Взял для начала PCI ядро от Altera, оно на ahdl.

Решил его проверить. Создал проект в MAXPLUS-2 v10 все файлы .tdf добавил скомпилировал, все ок вроде бы.

В MAXPLUS-2 как-то неудобно и решил сделать все в Quartus2 v6.1. Создал проект, подключил файлы .tdf ядра, стал компилировать выдает ошибку

 

"Error: Argument for LOG2 cannot be negative number or zero".

 

В чем может быть проблема, возможно где то не учел особые настройки?

 

(Info: Assertion information: Compiling Altera's pcit1 MegaCore. VER 4.0 $Revision: 13 $, $JustDate: 5/15/99 $ )

Изменено 11 февраля, 2014 пользователем electro-ryb

[eugen_pcad_ru 0]

Не знаю, всё нормально компилировалось. Версия ядра?

P.S.: Да, там могут быть парамктризируемые модули. Ищите место ошибки.

[Serhiy_UA 1]

...Требуется сделать PCI устройство.

Взял для начала PCI ядро от Altera, оно на ahdl...

Делал подобное в MAXPLUS-2 v10 в схемном редакторе для FLEX10K100, там ядро было в виде схемного модуля.

А также в QuartusII 7.2 для Cyclone III EP3C40Q240C8, там уже и ядро, и весь проект на verilog.

В обоих случаях важно правильно задать параметры ядра (у меня были как слэйв, так и мастер), ну и настроить весь проект. Для параметризации есть программа помощник.

А ahdl, если это возможно, лучше уже не применять...

[electro-ryb 0]

Делал подобное в MAXPLUS-2 v10 в схемном редакторе для FLEX10K100, там ядро было в виде схемного модуля.

А также в QuartusII 7.2 для Cyclone III EP3C40Q240C8, там уже и ядро, и весь проект на verilog.

В обоих случаях важно правильно задать параметры ядра (у меня были как слэйв, так и мастер), ну и настроить весь проект. Для параметризации есть программа помощник.

А ahdl, если это возможно, лучше уже не применять...

 

У меня как раз FLEX10K100 предполагается. Но сейчас экспериментирую на EP1K50QC208-2. Более свежие ядра не поддерживают эти семейства на сколько я понял.

 

А что за программа помощник для параметризации?

 

AHDL рад бы не применять, да выбора особо нет.

Может есть у кого PCI ядро для FLEX10K на Verilog?

Изменено 12 февраля, 2014 пользователем electro-ryb

[Serhiy_UA 1]

У меня как раз FLEX10K100 предполагается....

Может есть у кого PCI ядро...

Сообщите свой е-мэйл...

В MAXPLUS-2 v10 модули на любом HDL, а связки делал в графике, параметры там же.

В QuartusII 7.2 уже все на HDL, а параметры помощником внутри QII 7.2.

Делал перенос прежнего графического проекта с FLEX10K из MAXPLUS-2 v10 в QII 7.2: все получилось.

Но FLEX10K100 уступает на порядок Cyclone III, и стоит на порядок дороже, уже продаются остатки...

[electro-ryb 0]

Сообщите свой е-мэйл...

В MAXPLUS-2 v10 модули на любом HDL, а связки делал в графике, параметры там же.

В QuartusII 7.2 уже все на HDL, а параметры помощником внутри QII 7.2.

Делал перенос прежнего графического проекта с FLEX10K из MAXPLUS-2 v10 в QII 7.2: все получилось.

Но FLEX10K100 уступает на порядок Cyclone III, и стоит на порядок дороже, уже продаются остатки...

 

[email protected], буду очень признателен.

 

У Вас есть ядро PCI в QII7.2 для FLEX10K или просто преобразовали проект из MAXPLUS-2?

 

[Serhiy_UA 1]

У Вас есть ядро PCI в QII7.2 для FLEX10K или просто преобразовали проект из MAXPLUS-2?

Посмотрите почту.

PCI-ядра в QII7.2 для FLEX10K у меня нет, проект был просто преобразован из одной оболочки в другую. Но это было сделано только для проверок, а работать с FLEX10K все же еще приходится в MAXPLUS-2....

В QII7.2 другое PCI-ядро, для FLEX10K оно уже не подходит, но подходит для более новых ПЛИС, в частности, для Cyclone III.

[electro-ryb 0]

Посмотрите почту.

Огромное спасибо. Пришло. Буду изучать. ))

[electro-ryb 0]

Изучил ядро, попробовал слепить под свою плис (EP1K50QC208-2), все делал как описано в инструкции к ядру, за исключением генерации файла .csf и .esf, для генерации данных файлов использовал .tcl файл из другого похожего проекта, так как в описании рекомендуется скачать файл с сайта альтеры, а эта ссылка не работает. В итоге выдает данные ошибки.

Все создавалось в автоматическом режиме, не пойму, что Quartus хочет?

 

Кстати, если брать просто символ который прилагается, то все нормально компилируется, затем при тестировании на компьютере, в регистр записывает, а при чтении зависает.... (в ожидании сигнала "TRDY") (((

 

Info: Running Quartus II Analysis & Synthesis
    Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
    Info: Processing started: Fri Feb 21 08:22:49 2014
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off altera_apex -c altera_apex
Info: Found 1 design units, including 1 entities, in source file altera_apex.bdf
    Info: Found entity 1: altera_apex
Info: Elaborating entity "altera_apex" for the top level hierarchy
Warning: Using design file pci_t32.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: pci_t32
Warning: Found the following files while searching for definition of entity "pci_t32", but did not use these files because already using a different file containing the entity definition
    Warning: File: C:/MegaCore/pci_1_3/lib/pci_t32.tdf
Info: Elaborating entity "pci_t32" for hierarchy "pci_t32:inst"
Error: Symbolic name "framen_in" must be port of megafunction, macrofunction, primitive, or state machine "inst"
Error: Symbolic name "irdyn_in" must be port of megafunction, macrofunction, primitive, or state machine "inst"
Error: Symbolic name "stopn_out" must be port of megafunction, macrofunction, primitive, or state machine "inst"
Error: Symbolic name "trdyn_out" must be port of megafunction, macrofunction, primitive, or state machine "inst"
Error: Symbolic name "devseln_out" must be port of megafunction, macrofunction, primitive, or state machine "inst"
Error: Node instance "pci_t32_params_component" instantiates undefined entity "pci_t32_params"
Error: Quartus II Analysis & Synthesis was un[code]

successful. 6 errors, 3 warnings

Info: Allocated 130 megabytes of memory during processing

Error: Processing ended: Fri Feb 21 08:22:50 2014

Error: Elapsed time: 00:00:01

Error: Quartus II Full Compilation was unsuccessful. 6 errors, 3 warnings[/code]

 

Если создавать в MAXPLUS-2_10.0.9 выдает ошибку: Uanable to access jar file c:\megacore\.....

Хотя Java установлена самая свежая...

Изменено 21 февраля, 2014 пользователем electro-ryb

[sazh 8]

Изучил ядро, попробовал слепить под свою плис (EP1K50QC208-2)

 

Назад, в будущее.

В макс плюсе встроенного ip_core не было.

Если это Вам жизненно необходимо, вижу такой вариант.

Заходите на фтп Альтеры и скачиваете core pci_compiler v2.4.0 (корка на Альтераhdl)

Должна заработать в максе (не заработает, по почте можно связаться (если это только не блаж делать на семействе 10ке)

Потом это можно перетянуть в квартус.

Последняя версия, которая поддерживает семейство 10к - это квартус 9.0+ sp1+sp2/

там же на фтп Альтеры скачиваете полную версию.

[electro-ryb 0]

Разобрался. Все сделал в MAXPLUS2 v10. Отдельное спасибо Serhiy_UA. Работает как часы. ))