[ViKo 1]

Не пробовали задать дифференциальные выходы LVDS, но чтобы работали только нижние транзисторы? Возможно ли такое сделать, например, в Cyclone III?

Хочу управлять с ПЛИС транзисторным дифференциальным каскадом.

[Timmy 1]

Стандарт LVDS предполагает, что работают и верхние и нижние, если только нижние - это уже будет не LVDS:). Зачем в данном случае именно LVDS? Пожалуйста, изложите идею подробнее. Дифкаскадом в общем случае можно и с pushpull-а управлять.

[ViKo 1]

Хочу управлять по обоим плечам дифкаскада. Прикидываю вот такую схему. В правой части - модель LVDS, подсмотренная в http://www.ti.com/lit/an/slla054a/slla054a.pdf. В симуляторе оно работает.

Что LVDS нельзя сделать OD, я уже проверил в Quartus.

[Timmy 1]

Хочу управлять по обоим плечам дифкаскада. Прикидываю вот такую схему. В правой части - модель LVDS, подсмотренная в http://www.ti.com/lit/an/slla054a/slla054a.pdf. В симуляторе оно работает.

Что LVDS нельзя сделать OD, я уже проверил в Quartus.

Ну вот, самое интересное со схемы пооткусывали:). Не вижу причин не использовать дифференциальный CMOS с последовательными резисторами. LVDS или ещё что всё равно не позволит FPGA законно выйти за диапазон напряжений 0 - VCCIO. В вашей модели как раз не хватает ограничителей напряжения.

[ViKo 1]

Дифференциального CMOS нет в ПЛИСе. :-) Можно сделать два противофазных выхода, но нет гарантии, что они будут переключаться одновременно.

Впрочем, похоже, я и одним выходом обойдусь. Покажу в другой теме...

Кстати, во всех документах показывают устройство LVDS, как на картинке. Но это же неправильно. Какое напряжение будет в сигнальной цепи, если нижний ключ закоротит ее на землю?!

[Timmy 1]

Дифференциального CMOS нет в ПЛИСе. :-) Можно сделать два противофазных выхода, но нет гарантии, что они будут переключаться одновременно.

Впрочем, похоже, я и одним выходом обойдусь. Покажу в другой теме...

Кстати, во всех документах показывают устройство LVDS, как на картинке. Но это же неправильно. Какое напряжение будет в сигнальной цепи, если нижний ключ закоротит ее на землю?!

А у Латтисов есть дифференциальный CMOS:). Если 2.5 вольта, то можно и дифференциальный SSTL использовать. Или трёхрезисторный LVDS.Если добавить последовательные резисторы килоом на 5, то на них можно и напряжение смещать порядка 10 вольт. На картинке LVDS действительно неправильный, снизу должен быть тоже источник тока, а я почему-то видел только правильные картинки. Я на исходящих дифпарах иногда ставлю парами fast output registers, что гарантирует, что они будут синхронно переключаться. Это позволяет разводить дифпары независимо от внутренностей ПЛИС, что удобно, так как у Латтисов родные дифпары расположены в некоторых местах очень неудобно.

[Corner 0]

А у Латтисов есть дифференциальный CMOS:). Если 2.5 вольта, то можно и дифференциальный SSTL использовать. Или трёхрезисторный LVDS.Если добавить последовательные резисторы килоом на 5, то на них можно и напряжение смещать порядка 10 вольт. На картинке LVDS действительно неправильный, снизу должен быть тоже источник тока, а я почему-то видел только правильные картинки. Я на исходящих дифпарах иногда ставлю парами fast output registers, что гарантирует, что они будут синхронно переключаться. Это позволяет разводить дифпары независимо от внутренностей ПЛИС, что удобно, так как у Латтисов родные дифпары расположены в некоторых местах очень неудобно.

А у ксайлинкс и альтеры дифпары давно в ИО живут. И никаких проблем. А вот дифпара с подтяжкой практически везде отсутствует и надо пользовать обычный пин. Просто надо в настройках проекта или констрейнах поставить принудительную упаковку пинов в ИО блок - несинхронность будет минимальной.