[Fynjisx 0]

Привет Всем!

Кто-нить можеть понять что такое Common Clock Path Pessimism? И для чего он?

 

[yes 5]

Привет Всем!

Кто-нить можеть понять что такое Common Clock Path Pessimism? И для чего он?

 

в идеальном RTL дизайне предполагается, что на все триггера клок приходит единомоментно, но в реальности это не так.

тактовый сигнал распространяется через такие же буфера и может иметь разное время на тактовой ножке разных триггеров.

 

чтобы это отразить в моделях (например STA) добавляют задержку. это и называется добавить пессимизма :) можно задержку вносить в hold, можно специально в clock uncertancy может еще как-то.

 

но для ПЛИС это не особо актуально, это обязательно для ASIC-ов

[AndrewS6 0]

Добавлю, что более подробно можно почитать здесь (стр. 128).

Изменено 26 августа, 2013 пользователем AndrewS6

[Corner 0]

Короче это некий аналог параметра clock global skew