[deperdu 0]

Добрый день! Очень нужна помощь с заданием по VHDL.

 

PS/2 представляет собой интерфейс, используемый для подключения периферийных

устройств (клавиатуры и мыши). Разрабатываемое устройство должно обеспечивать считы-

вание информации с клавиатуры с последующим ее отображением на семисегментных инди-

каторах.

Требования к устройству:

1. устройство должно распознавать нажатие клавиш 0 – 9 на клавиатуре (как в основной

части, так и на цифровом блоке);

2. нажатие любых клавиш, за исключением цифровых, должно игнорироваться;

3. введенные цифры должны отображаться на семисегментных индикаторах HEX3 – HEX0,

причем на HEX3 отображается последняя нажатая клавиша, на HEX2—предпоследняя и

т. д.

Сделать нужно для платы Altera cyclone II

 

Готов заплатить.

[Maverick_ 15]

Добрый день! Очень нужна помощь с заданием по VHDL.

Готов заплатить.

сколько?

где Вы териториально находитесь?

[deperdu 0]

3 тысячи, Москва

[Maverick_ 15]

3 тысячи, Москва

я могу дать блок вывода на семисегментный индикатор (там generic - количество задается)

и несколько источников где описан и приведен VHDL PS/2

Вам нужно будет соеденить и прописать распиновку для ПЛИС

Устраивает?

 

[deperdu 0]

У нас частично все есть, и материалы и т.п. Проблема в том что VHDL не знаем и как все это соеденить тоже не имеем ни малейшего представления, поэтому нам нужен кто то кто сможет это сделать.

[Kuzmi4 0]

2 deperdu

а "мы" - это кто ? Если всё, что есть у вас, соединить в кучу - не обязательно работать будет на реальном железе, потому тут людей может интересовать вопрос - а в каком виде вам нужно это всё? Дайте народу побольше информации, нюансы так сказать.

Кстати, по правилам этого раздела обычно принято оставлять контактные данные - почта, скайп, телефон, др...

[deperdu 0]

Прошу прощения, не знал.

почта: [email protected]

скайп: deperdu

 

Задание парное, поэтому "мы".

 

А сделать нужно в программе Quartus II, ну собственно написать код, реализующий то что написано в задании для платы Altera Cyclone II

[Jollyquark 0]

Вы случаем не курсовой проектик на отладочной плате Altera DE1 делаете ?

[a123-flex 0]

У нас частично все есть, и материалы и т.п. Проблема в том что VHDL не знаем и как все это соеденить тоже не имеем ни малейшего представления, поэтому нам нужен кто то кто сможет это сделать.

 

ну ? о чем я говорил ? если не лень будет, посчитаю статистику запросов студентов, о поиске сферического коня в вакууме