Перейти к содержанию
    

Cyclone III, LUT

Обнаружил интересное свойство LUT в Cyclone III -7. Наверное, и в других семействах то же.

Смотрю в Resource Property Editor, как разложилось выражение. По центру - картинка 1, в правом нижнем углу - картинка 2.

Вижу, что время прохождения сигнала от DATAA, DATAB до COMBOUT ~400 ps, от DATAC ~280 ps, от DATAD ~150 ps. Повторяется во многих лог. элементах.

А от CIN до COUT сигнал добирается за ~66 ps.

Вот такие наблюдения. В смысле, насчет разного быстродействия по разным входам.

DATAD - волшебный вход, берегите его. И используйте (ну, это Квартус сам знает). :)

post-10362-1362473022_thumb.jpgpost-10362-1362473029.jpg

Да, а медленнее всего сигнал пробирается с CIN до COMBOUT ~536 ps.

Cо входов DATAA, DATAB до COUT проходит ~500 ps.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Обнаружил интересное свойство LUT в Cyclone III -7. Наверное, и в других семействах то же.

Ну, эта штука давно известна :)

Делал в MAX V DPLL - там без этого никак! (да здравствует Chip Planner и qsf :) )

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Как делали? Как сделать DPLL на MAX V?

Так, как обычно делать не надо :)

Асинхронщина + рукопашное размещение в Chip Planner'е.

Как раз вход D LUT'ов используется для организации кольцевого автогенератора, а вход С LUT'ов - для управления "длиной" кольца (т.е. частотой).

Результат, понятное дело, "не очень, чтобы очень":

 

1) в режиме сдвига фазы (Fin = 10 МГц):

- 90 градусов - задержка 23 нс;

- 180 градусов - задержка 50 нс;

- 270 градусов - задержка 69 нс;

 

2) в режиме умножения частоты (locked, Fin = 10 МГц):

- ожидаемая Fout 20 МГц : реальная Fout = 18,36 МГц;

- ожидаемая Fout 30 МГц : реальная Fout = 27,15 МГц;

- ожидаемая Fout 40 МГц : реальная Fout = 36,68 МГц;

- ожидаемая Fout 50 МГц : реальная Fout = 49,14 МГц;

- ожидаемая Fout 60 МГц : реальная Fout = 55,38 МГц;

- ожидаемая Fout 70 МГц : реальная Fout = 64,20 МГц;

- ожидаемая Fout 80 МГц : реальная Fout = 73,98 МГц.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Асинхронщина + рукопашное размещение в Chip Planner'е.

Как раз вход D LUT'ов используется для организации кольцевого автогенератора, а вход С LUT'ов - для управления "длиной" кольца (т.е. частотой).

А можно было сделать на цепях переноса? Они же быстрее. И времена Rise/Fall у них одинаковые.

P.S. Интересно, что переход от COUT до следующего CIN по времени равен 0. То есть, они расположены "впритык". :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...