[svedach 0]

Может кто-то сталкивался с софтом по теме, подскажите. Проект крупный - надо представление его вцелом.

[vugluskr 0]

Может кто-то сталкивался с софтом по теме, подскажите. Проект крупный - надо представление его вцелом.

 

"FPGA Advantage" (MentorGraphics)

[svedach 0]

Хотелось-бы небольшую простенькую прогу. Скормил ей топ-модуль, а дальше разбирает сама...

[StewartLittle 41]

Хотелось-бы небольшую простенькую прогу. Скормил ей топ-модуль, а дальше разбирает сама...

Ищите в гугле по по вошебным словам "rtl viewer" или "hdl viewer". Найдете много всего, например RTL Vision от Concept : http://www.concept.de/RTLvision.html

[svedach 0]

За ссылку спасибо. Но вот все, что нашел - платное.

[ReAl 0]

Может кто-то сталкивался с софтом по теме, подскажите. Проект крупный - надо представление его вцелом.

HDL какой?

Для VHDL попробуйте doxygen.

Не знаю, насколько он глубоко в VHDL залазит, но то, что он делает с С/С++ мне нравится.

Это не схема будет, а многостраничный html со картинками графов связями между файлами и функциями (кто кого и кто от кого), перечнем функций/переменных и т.п.

В обычном режиме он строит это всё только для тех сущностей программы, которые обвешаны комментариями-документацией специального вида, но есть режим

# If the EXTRACT_ALL tag is set to YES doxygen will assume all entities in

# documentation are documented, even if no documentation was available.

# Private class members and static file members will be hidden unless

# the EXTRACT_PRIVATE and EXTRACT_STATIC tags are set to YES

 

EXTRACT_ALL = YES

Очень удобно смотреть свои старые проекты, в которые долго не заглядывал :-)

[Soflover 0]

Может кто-то сталкивался с софтом по теме, подскажите. Проект крупный - надо представление его вцелом.

 

У Альтеры есть хорошая приблуда под названием RTL Viewer, у других фирм тоже думаю есть что-то подобное.

А еще, практически в любом симуляторе, можно отобразить проект в виде блок схемы. Смотря, что конкретно Вам нужно.

[kru64 0]

Вот еще бесплатный.

http://www.veriloghdl.org/

[evsh 0]

RTL Vewer есть практически во всех современных средствах синтеза.

 

Самый же удобный просмотр схемы, RTL и технологической для FPGA, что видел, реализован в Synplify.