[Frattello 0]

Если правда, то приношу свои извинения.

Я начал с ПЛИС Альтера, пробовал Хилых, сейчас изучаю Lattice, ИМХО у Альтеры квартус очень удобен, у Хилых по удобнее EDK, у Латиса пока кроме цены на ПЛИС и, возможно софта, достоинств не обнаружил, но я еще только в начале пути изучения Латтис...

 

Спасибо, почитав многих местных знающих людей пришел примерно к такому же выводу :)

 

Можно в любой версии, хоть за $0.

Приятная фича

 

Думаю, что от моделирования смысла не будет (Вы просто не сможете промоделировать интервалы задержек) - поэтому в большинстве случает имеет смысл делать только фунциональное моделирование (Behaviour). А задача Timing Analyzer'а как раз и состоит в том, чтобы проанализировать, что у Вас получилось. Есть 2 варианта анализа: проверить на текущие ограничения, и посчитать предельные рабочие частоты. Но, как я говорил ранее, прочесс улучщения разводки проекта обычно останавливается, как только были достигнуты заданные ограничения: чем больше попросишь - тем больше получишь (пока не станешь просить запредельно много).

Если есть необходимость, то можно заставить Timing Analyzer показывать временные пути в FPGA Editor'е или Plan Ahead'е - при такой визуализации можно весьма наглядно изучать проблемные места.

 

Временной анализ асинхронных решений - это отдельная длинная тема и её имеет смысл рассматривать отдельно, т.к. в этом случае приходится решать вопросы выхода триггеров из метастабильного состояния без оказания негативных влияний на остальную часть схемы.

Спасибо за подсказку про временные пути, обязательно запомню, чувствую рано или поздно понадобится :)

Про метастабильность слышал оче много, но дел имел оче мало. А ведь дизайн планируется как раз полуасинхронный, то есть будет синхронная часть очень быстрого счетчика и асинхронная, где гарантированно будут места с метастабильностью. Есть ли какие то публикации/книги/советы в этом плане?

 

[wolfman 0]

Есть ли какие то публикации/книги/советы в этом плане?

Пошукайте по форуму, тема метастабильности поднималась не один раз.

[seldim 0]

Сам недавно сталкнулся с выбором FPGA. До этого использовал обычные плис альтеры, но при переходе на fpga сразу использовать альтеру не решился. Хотел даже отладочную плату сдалать под плис обоих производителей. Но Альтера взяла свое. На данный момент не жалею. Под мои проекты производительности хватает, сигнал тап существенно облегчиает отладку проектов. Жалко что Альтера перестала поддерживать симулятор, хотя он и был глючный. Модел сим в котором теперь приходится моделировать, писали не для людей. Пробовал работать и в ISE. Так же все понятно как и в Квартусе. Есть свои мелкие косяки в Квартусе но не существенные.

По поводу аппаратных ресурсов и альтера и ксилинкс идут практически нога в ногу.

Думаю результат использования ПЛИС будет зависить не от производителя а от квалификации разработчиков, которые будут с ними работать.

[Sergey_Bekrenyov 0]

Сам недавно сталкнулся с выбором FPGA. До этого использовал обычные плис альтеры, но при переходе на fpga сразу использовать альтеру не решился. Хотел даже отладочную плату сдалать под плис обоих производителей. Но Альтера взяла свое. На данный момент не жалею. Под мои проекты производительности хватает, сигнал тап существенно облегчиает отладку проектов. Жалко что Альтера перестала поддерживать симулятор, хотя он и был глючный. Модел сим в котором теперь приходится моделировать, писали не для людей. Пробовал работать и в ISE. Так же все понятно как и в Квартусе. Есть свои мелкие косяки в Квартусе но не существенные.

По поводу аппаратных ресурсов и альтера и ксилинкс идут практически нога в ногу.

Думаю результат использования ПЛИС будет зависить не от производителя а от квалификации разработчиков, которые будут с ними работать.

 

Просто Вы не умеете готовить Моделсим. Немного практики, отвыкнуть от "рисования" эпюр и все будет в порядке

[seldim 0]

Просто Вы не умеете готовить Моделсим. Немного практики, отвыкнуть от "рисования" эпюр и все будет в порядке

Да согласен готовить не умею. Проблема не в написании тестбэнчей а в том, что нас на протяжении мтогих лет приучали к интуитивно понятным интерфейсам программ. На сегодняшний день ПО от Мегратэк Моделсим и Экспедишен для разработки плат одни из самых продвинутых, но все эти программы настолько тяжелы для восприяти. И это не только мое мнение.

Однако несмотря на это других вариантов нет, придется осваивать и их.

Изменено 21 апреля, 2012 пользователем seldim

[sazh 8]

нас на протяжении мтогих лет приучали к интуитивно понятным интерфейсам программ. На сегодняшний день ПО от Мегратэк Моделсим и Экспедишен для разработки плат одни из самых продвинутых, но все эти программы настолько тяжелы для восприяти.

 

С интефейсом там все понятно. Если запускать моделсим из например квартуса, то нет разницы что встроенный симулятор, что внешний

[Sergey_Bekrenyov 0]

Да согласен готовить не умею. Проблема не в написании тестбэнчей а в том, что нас на протяжении мтогих лет приучали к интуитивно понятным интерфейсам программ. На сегодняшний день ПО от Мегратэк Моделсим и Экспедишен для разработки плат одни из самых продвинутых, но все эти программы настолько тяжелы для восприяти. И это не только мое мнение.

Однако несмотря на это других вариантов нет, придется осваивать и их.

 

Моделсим отнюдь не самый продвинутый симулятор - в действительно серьезных конторах и проектах используют QuestaSim например от того же Ментора.

 

 

[tAmega 0]

Моделсим отнюдь не самый продвинутый симулятор - в действительно серьезных конторах и проектах используют QuestaSim например от того же Ментора.

Эт называется слышал звон, да не знаю где он. Ну причем здесь "крутизна конторы".

http://asicwithankit.blogspot.com/2011/03/...c-engineer.html

Questasim отличается от Modelsim только расширенной поддержкой языков SV и SystemC в части верификации.

Такого уровня верификацией занимаются очень мало народу на всю нашу страну. Поэтому для 99% плисоводов абсолютно пофиг чем симулировать проекты.

 

Движок у них абсолютно одинаковый, поэтому "продвинутость" Questa довольно условная.

[Sergey_Bekrenyov 0]

Эт называется слышал звон, да не знаю где он. Ну причем здесь "крутизна конторы".

 

http://asicwithankit.blogspot.com/2011/03/...c-engineer.html

 

Questasim отличается от Modelsim только расширенной поддержкой языков SV и SystemC в части верификации.

Такого уровня верификацией занимаются очень мало народу на всю нашу страну. Поэтому для 99% плисоводов абсолютно пофиг чем симулировать проекты.

 

То есть Вы хотите сказать, что QuestaSim совсем не применяется для моделирования?

 

Очень мало народа на всю страну для Вас не показатель "крутизны конторы"?

 

Мой дипломник пытался работать в конторе, которая не использовала ASIC, но работала на QuestaSim.

 

И вообще почитайте выше - автору темы не все равно чем симулировать - отсюда и пошла дискуссия

[Frattello 0]

Пошукайте по форуму, тема метастабильности поднималась не один раз.

Признаться, стоило только поскрестись в гугле, как в голове тутже всплыло, что метастабильность нам давалась в универе :) Причем разжевано было достаточно подробно и методы борьбы типа двойного триггера нам показывали и на лабах применяли, как быстро все выветривается при отсутствии практики...

 

То есть Вы хотите сказать, что QuestaSim совсем не применяется для моделирования?

 

Очень мало народа на всю страну для Вас не показатель "крутизны конторы"?

 

Мой дипломник пытался работать в конторе, которая не использовала ASIC, но работала на QuestaSim.

 

И вообще почитайте выше - автору темы не все равно чем симулировать - отсюда и пошла дискуссия

Вы абсолютно верно подметили, симулировать не все равно чем. Самое главное - точность расчета времени распространения сигналов и поведения логики. Тут конечно можно смириться с какими то неудобствами, главное чтобы результат был адекватен практике. Я остановился на семействе Kintex 7, но пока начальство деньгу выбъет, пока доедет, времени достаточно много. Побочные узлы устройства не очень сложные и достаточно быстро отлаживаемые. Так что сейчас качаю свежий ISE, буду сидеть ковырять :)

 

Насколько я понимаю, моделирующий софт кушает различные библиотеки с описанием задержек и поведения конкретных сеймейств FPGA. На xilinx.com в разделе скачек есть вкладка Device models, там тоже ряд вкладок (BSDL, IBIS-AMI, IBIS models, HSPICE and Eldo, Package Thermal). Причем для 7 семейства доступны только модели IBIS models. Что обозначают все эти модели (ну кроме термических)? Будет ли у меня возможность полноценного моделирования во встроенной в ISE утилите и во внешних софтикнах для Kintex 7?

 

P.S. никто не вкурсе, что у нас в России с доступностью devkitов на Kintex 7?

[tAmega 0]

Чтобы ответить на Ваши вопросы, надо зайти по каждой из вкладов IBIS, HSPICE, Eldo, открыть архивы и прочитать заголовки в самих моделях. Там на простом английском языке доступно написано что это за модель, с чем ее едят и для чего она предназначена. Насчет доступности китов на Kintex, www.plis.ru как говорится позвонить и узнать из первых рук.