Поиск
Показаны результаты для тегов 'hdl coder'.
-
Задача - LDPC декодер внутри FPGA. Первый пришедший в голову вариант - декодер из MATLAB с последующей генерацией HDL. Источник : https://www.mathworks.com/help/wireless-hdl/ref/dvbs2ldpcdecoder.html При попытке сгенерировать код на основе тех параметров, которые они указывают в Algorithms -> Performance, получаю результат по блокам памяти хуже, чем у них (229 у меня, 157,5 у них). Настройка HDL Coder проводилась, однако результат не изменился. Отличия: - в 1 бит в шине входных данных; - семейство, под которое проводится генерация Kintex7 (325). Из того, что нет - Hardware Support Packages. Нет, так как не пускает дальше страницы, где предлагают обновить матлаб (на данный момент версия 2022b). Не уверен, что это сильно влияет, но могу ошибаться. Собственно сам вопрос. В чем на ваш взгляд может быть проблема и что посоветуете в данном случае? Спасибо за помощь!
-
Здравствуйте! Мне нужно сгенерировать код для следующего блока, вычисляющего производную входного сигнала с интервалом дискретизации 200 мкс. Что мне нужно сделать, чтобы обеспечить задержку в блоке "Delay" на интервал дискретизации (200 мкс) при тактировании ПЛИС частотой 100 МГц (период такта 10 нс)?
- 6 ответов
-
- hdl coder
- unit delay
-
(и ещё 1 )
C тегом: