Отвечу на первый вопрос. Смотри страницу 261 doc1768.pdf Цитирую:
Then, at the 16th falling edge of Slow Clock, the bit MAINRDY
in CKGR_MCFR (Main Clock Frequency Register) is set and the counter stops counting. Its value can be read in the MAINF field of CKGR_MCFR and gives the number of Main Clock cycles during 16 periods of Slow Clock, so that the frequency of the crystal connected on the Main Oscillator can be determined.
Вкратце, там сказано, что после запуска(и стабилизации частоты) основного генератора в течении 16 периодов низкочастотного генератора считаются такты основного генератора. Это значение можно прочитать и вычислить частоту подключенного кварца.
PLLи такого механизма не имеют. Их частоты, как впрочем и все остальные, задаются коэффициентами деления/умножения которые в любой момент можно считать. Но смысл в этом небольшой, так как кроме вас их туда записать никто не мог.
Что касается частот USB. Похоже, единственный вариант правильно затактировать USB это настроить PLLB на 96 МГц и установить бит USB_96M, чтобы на USB подавалась частота 48 МГц.