opyvovar
-
Постов
34 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные opyvovar
-
-
Большое спасибо за информацию. Да, навернутый там апнот, сразу так не разобрался, нужно посидеть немного, чего то уж очень сложно получается, хотелось бы что то попроще...
И как результаты заряд-разряд?
Статистику случайно не набирали?
-
Хочу сделать универсальное зарядное устройство, которое по емкости аккумулятора и требуемому времени заряда будет устанавливать ток и заряжать аккумулятор (ААА,АА емкостью 0,6...3А*ч). Управление планируется на PIC-контроллере, который в ключевом режиме будет коммутировать на аккумулятор источник фиксированного тока в пределах 100-300мА.
1.Подобный режим заряда имеет право на жизнь по сравнению с непрерывным током заряда?
2.С точки зрения химии процессов , это не уменьшит количество циклов заряд-разряд?
3.Какой режим управления нужно применять, широтно-импульсный, частотно-импульсный или псевдослучайный с заданным средним значением тока, а может быть эмулировать экспоненциальный закон?
4.Какую частоту коммутации (среднюю частоту) следует выбрать? Пределы частоты коммутации?
5.Как организовать простую индикацию тока заряда?
-
Други, о каком падении напряжения и возможном отсутствии параллельного терминатоа Вы говорите - вспомните, речь об LVDS ! Выход - генератор тока 3.5 мА. То есть:
1) Параллельный терминатор необходим (100 Ом), поскольку выходной ток надо преобразовать в дифференциальное напряжение для дифф. входа приемника. Другое дело, что терминация может быть внутренняя (внутри FPGA).
2) Напряжение на входе приемника равно 3.5 ма Х 100 ом и не зависит от последовательно включенных резисторов ( в разумных пределах, пока генератору тока хватает напряжения чтобы обеспечить 3.5 мА через суммарное сопротивление). Хотя смысла в таком последовательном српротивлении - никакого.
Успехов.
И действительно, углубившись в вопросы согласования, совсем забыли о физике передачи сигналов....
Спасибо, что опустили на землю...
А все-таки интересно, может ли LVDS, в принципе работать без терминации?
Ну и что , что там источник тока запитывает мостовую схему, но у выходных же транзитсторов есть сопротивление канала, на котором будет падать напряжение и оно может фиксироваться на близкорасположенном приемнике. Да и у приемника есть ненулевое входное сопротивление...
Сам не пробовал. Нет возможностей. Интересно узнать мнение того, кто с этим реально поковырялся...
-
А Вы бы и не почувствовали заметной разницы при установке последовательных терминаторов при уже установленном параллельном терминаторе, поскольку при установленном параллельном терминаторе на стороне приемника, линия и так уже согласована. Разницу бы увидели, если бы параллельный терминатор отсутствовал. В таком случае, если и последовательные терминаторы тоже будут отсутствовать, линия окажется рассогласованной, особенно на больших длинах кабеля будет сказываться отражения волн, что приведет к неработоспособности канала.
Странно так говорить, как это не почувствовал разницы?
Сериальный терминатор на выходе передатчика вкупе с паралельным на выходе приемника снижает уровень сигнала (максимум вдвое). Там же образуется элементарный делитель! По идее должна дальность связи на длинных линиях упасть.
Но я бы, в случае запаса по динамическому диапазону, его все-равно бы поставил. Он погасит излишние обратные отражения в случае наличия значительных девиаций волнового сопротивления линии по длине...
-
Терминирующего сопротивления на таких коротких расстояниях можно и не ставить, если предварительно просимулировать схему. Однако, общее мнение сходится к тому, что терминатор должен быть во всех случаях. Это нужно для резкого уменьшения суммарных электромагнитных излучений. Так что терминатор в 100 ом необходим, а еще лучше использовать внутричиповое терминирование.
-
Опубликовано · Изменено пользователем opyvovar · Пожаловаться
Спасибо за участие и полезные ссылочки.
Да уж наскачивался уже, разобрался с описанием Ибис, только иногда на сайтах производитетя Ибисы настолько недоделанные, ЧТО аж брать их не хочется...Такое впечатление, что их спецрально так делают, ни пороговых уровней, ни значений нагрузок, немонотонность характеристики и даже дифференциальные выводы не описаны, как дифференциальные... Тот самый Техас такое фуфло и тычет, а в саппорте, говорит, что у нас все нормально, пошли вы в баню....
Я вообще то и хочу параметры буферов найти, чтобы быстро заменять подобные Ибисы и неизвестные выходы. А то, у некоторых фирм допросишся Ибис...ЩАС...
-
Господа-посоветуйте плиз
- ссылочки где почитать рекомендации и советы по разводке таких цепей.
- если несколько дифпар идут параллельно на одном слое, то лучше ли будет если между парами дифсигналов (а не между дифпарой!!!) пропустить земельные полигоны?
- Для стандарта CML (AC-coupled) важно ли то, что кондеры должны стять близко к приемнику?
- Лучше ли будет если залить землей все свободное пространство (в том числе и тех где проходят эти дифпары) внутренних слоев и какие растояния до заливки от этих дифпар луче придерживаться?
... пока все - но будут еще вопросы
...чувствую одним местом что с первой платы не заработает плата из-за этих дифпар :(
Да разводка высокочастотных цепей - дело тонкое. Обычно производитель для своих чипов задает все необходимое для разводчика, но это так , результаты собственных исследований фирмы, все они основаны на расчете электромагнитных полей, о чем часто забывают.
Так что поле нужно исследовать, и протекающие токи во всех проводниках, в том числе и питания , и земли.
Что касается дифференциальных диф пар, то еще очень много зависит от производителя.
В подавляющем большинстве диф. пар используется слабая электромагнитная связь между проводниками диф. пары именно из за того, что она менее критична к технологическим допускам по всем трем направлениям в топологии платы , а также дает возможности локального несоблюдения расстояния между проводниками при трассировке. Однако, такую пару нужно рассматривать как два , практически несвязанных проводника с вытекающими отсюда последствиями, а именно:
1. Необходимо обеспечить неразрывность связи в зоне пролегания такой пары в слоях земли и питания, так как разрыв возвратных токов каждого проводника может привести к катастрофическим последствиям, в конечном счете это приводит к необходимости увеличения числа слоев.
2. Несколько снижается защита от электромагнитных наводок и сторонних излучений.
3. Такая структура пары занимает больше места на плате, что для плотных есть достаточно важно.
4. Для таких пар усиливается влияние неоднородностей диэлектрика и проводника.
5. Более трудно уменьшить влияние эффекта близости и скин эффекта за счет "шершавости" самого проводника.
6. Вхолостую используется больше меди и изолятора.
Но , все таки , главное сделать работающую плату, так что если у вас ненадежный проивзводитель, то лучше использовать именно такую структуру, кроме того, такую структуру можно прокладывать и по внешней поверхности платы. Кстати, по внешней поверхности рекомендуется тащить цепи синхронизации , для которых очень критична длина и разбаланс диференциальной линии (любой вход во внутренний слой это переходное отверстие и резкое возрастание неоднородности диэлектрика).
Цепи с сильной связью, такие как стриплайн со связью по широкой стороне проводника имеют значительные преимущества именно потому, что возвратные токи текут по спаренному проводнику и практически не распространяются по шинам земли и питания. Т.е. можно усложнить проводящую структуру экранных слоев, а также уплотнить разводку, причем достаточно сильно.
Однако такая слоевая структура требует слишком точного производства и соответсвенно дороже в изготовлении.
Короче, палка о двух концах....
Расстояние до заливки вокруг дифпары, оценивается как приблизительно тройная ширина проводника, это что бы он сильно не влиял на сопротивление дифпар.
Кстати, с точки зрения электромагнитной совместимости сближать диф пары со связью по узкой стороне проводника ближе чем 0,5мм не имеет смысла....
-
Спасибо, но как я понял есть специальные модели для разьемов, например чтобы промоделировать сигнал от микросхемы до разьема или так не возможно промоделировать? У меня устройство будет соеденятся с материнской платой через PCI Express и я не знаю что там будет, как моделируют в таком случае? Я пытаюсь моделировать в Hyperlinx
Лично я пробовал выходить из такого положения несколькими путями.
1. Если моделируется бекплейн, то можно на выводы разъема зацепить ИБИС модели приемников или передатчиков.
2. Если моделируестя сквозное прохождение через бекплейн, тогда нужно цеплять спайс модель разъема (лучше продвинутую спайс модель) и моделировать в мультиплатном режиме. В случае отсутствия ответной платы, можно сделать маленькую предполагаемую тест плату, ее можно синтезировать из лайнсима.
3. Пробовал также на разъемы цеплять и ЕВД модели , но это достаточно сложно и очень тормознуто работает.
4. Еще пробовал синтезировать ибис файл для конкретного разъема и заруливать туда модели других ибисов, части микросхем, которые установлены на плате.
Наверное можно еще что то придумать....
-
Опубликовано · Изменено пользователем opyvovar · Пожаловаться
Большое спасибо за ответ и предоставленную информацию, я уж думал не найдется единомышленников.
Работаю в HyperLynx, составил тут небольшой FAQ. Могу слить, если нужно.
-
В стандарте M-LVDS для передачи данных используетс два типа дифференциальных приемников, со сдвинутыми относительно друг друга логическими уровнями. Немогу понять, из каких соображений так сделано и что это, в конечном итоге , дает? Может кто ссылочку наст на разъяснение или в двух словах сформулирует?
-
Поделитесь, плис, русскими ссылочками о современных выходных и входных буферах интегральных схем, интересуют также и паразитные параметры...
-
Иногда в простых случаях можно вообще без терминаторов - только с последовательным согласованием. Промоделируйте и подсчитайте энергию в overshooting и если чипы памяти
и контроллера переносят такую нагрузку без проблем, то параллельные терминаторы можно
не ставить.
Еще вариант для DDR2 - ODT заюзать.
Что то я не понял как ODT юзать в DDR2, там они как то хитро коммутируются , не может ли кто-то в двух словах прояснить вопрос? Или хотя бы ссылочку залить, желательно на русском?
-
Здравствуйте коллеги!
Я так понимаю эта тема непопулярна...жаль, может тогда по такому вопросу кто мне что скажет?
Сейчас разбираюсь с тонкостями описания и применения IBIS моделей.
И вот в этом аспекте возник вопрос...
В IBISe есть описание глобальных паразитных параметров: R,L,Cpkg (я так понял внешних выводов корпуса), а также R_pin, C_pin & L_pin которые для сложных корпусов отменяют R,L,Cpkg и вводят свои значения для отдельных выводов.
Однако есть еще и параметры RLC-матрицы взаимных связей([Define Package Model] - [Model Data] ) , которые вводятся тоже для некоторых выводов и их соединений внутри кристалла.
Отсюда возникает ряд вопросов:
1. Описывают ли матрицы R,L,C только внутринние связи кристалл - вывод корпуса или туда уже введена информация о R,L,Cpkg или R_pin, C_pin & L_pin?
2. Как используется эта информация программами иммитационного моделирования?(предполагаю для анализа перекрестных связей в пакетном режиме)
3.Как в таком случае быть с соединениями (или выводами) для которых не заданы значения в матрице RLC? (предпрлагаю что они несущественны и в отдельном матричном описании не нуждаются..)
Мне кажется не только мне это интересно узнать.
Заранее благодарен за коментарии...
-
а может просто PLL с выравниванием на 50% ?
вроде такие есть
Ну точно, зацепиться PLL по одному фронту и все... он тебе все и свинтит, токо PLL-ку подобрать нужно..
А воротить что -то на аналоговом компараторе грустно...
-
А теперь придумайте русский аналог этого названия.
Методология проектирования для EMC & Signal Integrity.
Что то навернуто так страшно, еще нужно думать что такое методология, притом и пахнет какими-то нетехническими вопросами..., может луше просто "Signal Integrity, crosstalk,EMC" или "Вопросы интегральной целостности сигналов".
Главное, в итоге, не название рубрики, а содержательность обсуждений в ней.Ну название тоже важно, например , для поиска интересующей темы новичкам.
...как корабль назовешь, так он и поплывет...
-
А вопросы электробезопасности??? вообще решаются в дисциплине "охрана труда", а форум то - электронщиков!!!!
Вопросы электробезопасности не имеют прямого отношения к охране труда, да и непрямого тоже. Почитайте любой ГОСТ на безопасность, например МЭК601(ГОСТ Р 50267.0-92) и скажите причем тут охрана труда. В ГОСТах на безопасность рассматриваются вопросы безопасности изделий для человека, пути утечек тока, перегрева, опасностей воспламенения и.т.д. Конечно, можно притянуть и к охране труда, но это уже явная натяжка.
Что касается буржуев они очень часто объединяют вопросы безопасности и ЭМС. Кроме, того сделав какое либо изделие, Вы идете в РОСТ-ТЕСТ и проходите тестирование именно на Безопасность и ЭМС
И я поправлю сам себя раздел нужно назвать не Электробезопасность(что является частным случаем), Безопасность и ЭМС
В своих предложениях я прежде всего исходил из нужности данного форума или подфорума на сайте и простой возможности его найти (в смысле найти ту ветку, где ты встретишь единомышленников, что не всегда случается, вот и приходиться иногда тулиться куда непопадя)..
Если вы хотите обсуждать ГОСТы, тогда это уже архитектура и системотехника....
Посмотрите по постам, кому этот нужно...Я в смысле того, что все мероприятия по обеспечению, например, ЕМС деляться на организационные и технические! А форумом и сайтом интересуется в подавляющем большинстве - техники, т.е. электронщики...
Зачем им навязывать "электробезопасность", тогда уже лучше назовите отдельный форум "Безопасность жизнедеятельности", как это принято в литературе по данной тематике...
-
Здравствуте создатели!
То что такой форум создать нужно - нет всякого сомнения. И не нужно себе голову ломать, все ведущие фирмы уже имеют такой отдел в своем составе и называется он "Signal Integrity ".
В отделе решается три главные задачи:
1. "HIGT-SPEED DESIN" - рассматриваются вопрося согласования линий передачи, выбор приемников и передатчиков и т.п.
2. "CROSSTALK" - вопросы перекрестных наводок в линиях передачи.
3. "EMC" - собственно вопросы электромагнитной совместимости, как методов и способов работы с непреднамеренными помехами.
Но на первом этапе на части можно и не разделять, просто назвать:"Signal Integrity "- "Вопросы целостности сигналов", и к печатным платам это лепить не нужно, там хватает своих проблем...посмотрите по количеству постов!!!
Все равно все сидящие сдесь, и интересующиеся такими вопросами работают с программами иммитационного моделирования, и все они четко и раздельно решают именно такие задачи, соответственно и разумно форум организовать именно так.
А вопросы электробезопасности??? вообще решаются в дисциплине "охрана труда", а форум то - электронщиков!!!! Заодно измерение и обеспечение разделять не нужно (как ты обеспечишь если не измеришь?), они органически соединены, я вам говорю как преподаватель таких дисциплин с 15 - летним стажем...
Заодно и раздел "Цифровые схемы, высокочастотные схемы" (а то по теме и не по теме туда влазят...) переименовать в "Вопросы цифровой техники", есть же "Вопросы аналоговой техники"!? а посты высокочастотного анализа перенести в новосозданный "Signal Integrity "!!!
Я хоть и пока не "СВОЙ", но думаю к моему мнению разумно прислушаться.
-
Ссылки у меня тоже нет, но идея следующая: стоит дифференциальный приемник, на одном входе - сигнал, на другом - постоянный уровень компарирования с операционника. на одном входе операционника - постоянный уровень, на другом - выход дифференциального приемника через интегратор. Ну и плюс обратная связь на операционнике. Там надо по полярностям еще посмотреть, может быть операционник вовсе не нужен. Уровень компарирования операционника нужно выставить на половину амплитуды сигнала с диф. приемника, тогда уровень заполнения будет 50%.
Что-то мне кажеться, что пассивные элементы в силу своей нестабильности в конце концов дадут такой же самый долговременный снос коефициена заполнения как и существующий, а еще если обратные связи наворотить то и полная задержка увеличиться и расфазирвка тоже. Да и учитывай потом синфазную составляющую... может лучше первоисточник сигнала выровнять или поискать элементы с разной скоростью по переднему и заднему фронту на этих частотах.
Наверное правельней поделить на 2 а потом умножить на 2 на PLL...
-
Здравствуйте коллеги! Сейчас разбираюсь с тонкостями описания и применения IBIS моделей.
И вот в этом аспекте возник вопрос...
В IBISe есть описание глобальных паразитных параметров: R,L,Cpkg (я так понял внешних выводов корпуса), а также R_pin, C_pin & L_pin которые для сложных корпусов отменяют R,L,Cpkg и вводят свои значения для отдельных выводов.
Однако есть еще и параметры RLC-матрицы взаимных связей([Define Package Model] - [Model Data] ) , которые вводятся тоже для некоторых выводов и их соединений внутри кристалла.
Отсюда возникает ряд вопросов:
1. Описывают ли матрицы R,L,C только внутринние связи кристалл - вывод корпуса или туда уже введена информация о R,L,Cpkg или R_pin, C_pin & L_pin?
2. Как используется эта информация программами иммитационного моделирования?(предполагаю для анализа перекрестных связей в пакетном режиме)
3.Как в таком случае быть с соединениями (или выводами) для которых не заданы значения в матрице RLC? (предпрлагаю что они несущественны и в отдельном матричном описании не нуждаются..)
Мне кажется не только мне это интересно узнать.
Заранее благодарен за коментарии...
-
Ха ха все выводы для DDR2 в ибисе TI зарезервированы... интересно как их просимулировать...
Кто что может сказать по этому поводу?
-
Опубликовано · Изменено пользователем opyvovar · Пожаловаться
Могу выслать книгу на мыло, если мыло скажете. Весит не более метра. Ну а иначе - попробуйте поискать прямо по названию, как я записал. Может, найдёт. Порекомендовал бы Вам местный ФТП, да вы не "свой".Если это Вас не затруднит, то вышлите: [email protected]
Кстати нашел еще одну методику определения, в известной книге Говарда Джонсона - Высокоскоростная передача цифровых данных, страница 867. Хотя там главное не запутаться в размерностях и отличиях между пиковым джиттером и средним джиттером.
-
Могу выслать книгу на мыло, если мыло скажете. Весит не более метра. Ну а иначе - попробуйте поискать прямо по названию, как я записал. Может, найдёт. Порекомендовал бы Вам местный ФТП, да вы не "свой".
Если это Вас не затруднит, то вышлите: [email protected].
Кстати нашел еще одну методику определения, в известной книге Говарда Джонсона - Высокоскоростная передача цифровых данных, страница 867. Хотя там главное не запутаться в размерностях и отличиях между пиковым джиттером и средним джиттером.
-
Я находил джиттер согласно электронной книге deansbook.pdf, первой версии, там на странице 21 есть расчёт. Грубо - интегрируется мощность фазового шума в бесконечных пределах. Хвосты... Ну там они учитываются. Только потом показано, что эти хвости вносят очень малый вклад, и ими пренебрегают.
Спасибо за коментарий, вы бы не могли ссылочку на эту книженцию дать?
Давно не баловался с расчетами, может получиться...
Там, кстати , есть еще и упоминание о калькуляторе на эту тему...
-
Большое спасибо, тема прояснилась..., вопрос закрыт, как я и предполагал, нужно построить кривую плотности распределения шума, по ней найти мощность шума, а потом в фазовом пространстве привязаться к сигналу, однако такой подход не учитывает длинных "хвостов нормального распределения шума и не дает значения вероятности полученного результата.
В предложенном мной методе, мы получаем среднее значение джиттера, и я думаю, что оно, увеличенное в 3-4 раза , с доверительной вероятностью порядка 0,9 будет соответствовать тому, которое будет определено по методике, описанной в статье...
К сожалению нет времени это все проверять, если у кого будет желание сравнить результаты двух расчетов, очень буду рад услышать отзывы в этой теме..
Документация по линиям задержки на дискретных элементах
в Тех. документация
Опубликовано · Пожаловаться
Ищу документацию по древним линиям задержки типа ЛЗТ-4,0-1200 и другим.
Прямой поиск ничего не дал. Может кто то посоветует книжку или даташит по сему артефакту?