[tolik1 0]

Разрабатывается плата с OED622. Вопрос: Как правильно построить синхронизацю микросхемы?

Заранее благодарен.

[tolik1 0]

Разрабатывается плата с OED622. Вопрос: Как правильно построить синхронизацю микросхемы?

Заранее благодарен.

Я понимаю, что прошу много. Но очень нужна помощь. По Datasheetу неясны причинноследственные связи.

[*slavas* 0]

Я понимаю, что прошу много. Но очень нужна помощь. По Datasheetу неясны причинноследственные связи.

Вопрос не в том много или мало просишь, а в том что ты собираешься построить?. По даташиту все довольно ясно описано. Задай конкретный вопрос что тебе там не понятно.

[tolik1 0]

Вопрос не в том много или мало просишь, а в том что ты собираешься построить?. По даташиту все довольно ясно описано. Задай конкретный вопрос что тебе там не понятно.

Спасибо что ответили.

Вопрос:

Есть тактовые входы 78Мгц (RCKP/RCKN, SClk78)

Есть тактовые входы 19 МГц (SClk19)

Есть выходы выделенной частоты 19 МГц(RCLKA, RCLKB)

1. Как они должны быть связаны, точнее куда надо подавать выделенную частоту.

2. Насколько реально обойтись без микросхем Фапч.

[*slavas* 0]

Спасибо что ответили.

Вопрос:

Есть тактовые входы 78Мгц (RCKP/RCKN, SClk78)

Эти тактовые должны быть синхронны (но не обязательно синфазны)

Есть тактовые входы 19 МГц (SClk19)

Вы его собираетесь использовать? Можно просто подключить к GSCLK выходу и оставить опцию придавить его PD.

Есть выходы выделенной частоты 19 МГц(RCLKA, RCLKB)

Для этого вы должны определиться какие режимы синхронизации будет поддерживать устройство.

Но обычно классические системы строятся с возможностью работать во фри ране, синхонизироваться на линию и на клиента. Для этих целей применяются например такие девайсы. Подобные есть у Zarlink или IDT

1. Как они должны быть связаны, точнее куда надо подавать выделенную частоту.

см. выше

2. Насколько реально обойтись без микросхем Фапч.

А нужны ли они вам?

[andrew_su 1]

Добрый день.

Если у вас есть доступ к сайту TranSwitch, то у них

можно взять схему демо-платы и посмотреть, как организована

синхронизация.

Демо-плата у нас есть. Дороговата, но очень полезная.

77.76 и 2.048 они подают с независимых генераторов

В своем изделии я заводил 19.44 и с выхода GSCLK

и деленных на 4 77.76. Пробовал - и так и так работает.

Учитывая особенности изделия использовал тактовый генератор

Zarlink ZL301117. Имеет много настроек по SPI и генерирует

множество вариантов синхросигналов.

Успехов.

 

Забыл добавить.

Выделенные частоты завел на входы Reference

тактового генератора для его подстройки.

[tolik1 0]

Добрый день.

Если у вас есть доступ к сайту TranSwitch, то у них

можно взять схему демо-платы и посмотреть, как организована

синхронизация.

Демо-плата у нас есть. Дороговата, но очень полезная.

77.76 и 2.048 они подают с независимых генераторов

В своем изделии я заводил 19.44 и с выхода GSCLK

и деленных на 4 77.76. Пробовал - и так и так работает.

Учитывая особенности изделия использовал тактовый генератор

Zarlink ZL301117. Имеет много настроек по SPI и генерирует

множество вариантов синхросигналов.

Успехов.

 

Забыл добавить.

Выделенные частоты завел на входы Reference

тактового генератора для его подстройки.

Правильно ли я понял :

Выходные сигналы RClkA(PClkB) должны подаваться на входы Ref(Sync) микросхемы ZL30117(илиZL301117 кто ошибся?) , а сигнал с выхода SDH_CLK(Pin D8) должен заводиться на входы SCLK78 и RCKP(RCKN). Поделенный на 4 он должен подаваться на SCLK19?

[andrew_su 1]

Правильно ли я понял :

Выходные сигналы RClkA(PClkB) должны подаваться на входы Ref(Sync) микросхемы ZL30117(илиZL301117 кто ошибся?) , а сигнал с выхода SDH_CLK(Pin D8) должен заводиться на входы SCLK78 и RCKP(RCKN). Поделенный на 4 он должен подаваться на SCLK19?

 

Добрый день.

Генератор именно ZL30117GGG. Сигналы RClkA/B я завел на входы Ref0/Ref1

для подстройки генератора под выделяемые из потоков А/В частоты. У него есть режим,

когда при пропадании Ref0 он переходит на Ref1. Это работает.

Да, SDH_CLK именно на SCLK78, а вот пины diff_clk_p/n(LVPECL) генератора соединил с RCKP/RCKN (LVDS) OED622 через согласующую цепочку.

На SCLK19 я подавал и SCLK78/4 и выход с GSCLK. Оба варианта работают. Надо только

тщательно соблюсти настройки в регистрах OED.

Удачи

P.S. Короткий DS на генератор в файле.

zarlink_ZL30117_JUN_06.pdf

[tolik1 0]

Добрый день.

Генератор именно ZL30117GGG. Сигналы RClkA/B я завел на входы Ref0/Ref1

для подстройки генератора под выделяемые из потоков А/В частоты. У него есть режим,

когда при пропадании Ref0 он переходит на Ref1. Это работает.

Да, SDH_CLK именно на SCLK78, а вот пины diff_clk_p/n(LVPECL) генератора соединил с RCKP/RCKN (LVDS) OED622 через согласующую цепочку.

На SCLK19 я подавал и SCLK78/4 и выход с GSCLK. Оба варианта работают. Надо только

тщательно соблюсти настройки в регистрах OED.

Удачи

P.S. Короткий DS на генератор в файле.

ОГРОМНОЕ СПАСИБО! :beer:

[Cebish 0]

TranSwitch прислал блок-схему по синхронизации OED622 - TIMING BLOCK DIAGRAM.

oed622_timing.pdf