sergvks

https://www.onsemi.com/pdf/datasheet/mc74lcx00-d.PDF The MC74LCX00 is a high performance, quad 2−input NAND gate operating from a 1.65 to 5.5 V supply.

На все микросхемы серии 74lcx абсолютное максимальное напряжение питания заявлено 7В, но вот рабочее почему то у одних например 74lcx04 5.5В, а у 74LCX245 3.6В, что выглядит довольно странно. На сколько рискованно с точки зрения деградации параметров микросхемы запитать ту же 74LCX245 от 5В, с учётом что нагрузка на выходах резисторы более 1кОм ?

А можно ли при заказе плат у китайцев заказать нанесение и оплавление паяльной пасты на местах смд площадок как при монтаже элементов но без самого монтажа ?

Спасибо! Да всё так и есть, только в моём случае 1f, 2f т.к. у меня переходы вперёд.

Добрый день! При использовании директивы rept нельзя просто написать команду относительного условного перехода bne label, если label внутри клонируемого блока, т.к. ассемблер будет ругаться что метка уже определена. Как правильно тогда это оформить ?

Спасибо! Добавил .type и всё заработало.

Подскажите, как в GCC описать внешнюю асмовскую функцию размещенную в ram, чтобы он правильно оформил её вызов?

А сборку плат для РФ они случайно не возобновили ?

Есть ли в природе нечто похожее по функционалу на j-flash, но под CMSIS-DAP ?

Ещё одна деталь - в своих доках они рекомендуют размещать буферы dma в некешируемой части OCRAM, но в usb-шных примерах кладут их в DTCM. Если все буферы dma разместить в DTCM, чем это грозит ?

Прошу прощения, мой косяк - не туда глядел, реально не кеширует эти области. Спасибо за подсказки!

Если смотреть TCMCR,ВTCMCR и IOMUXC_GPR_GPR16 то биты Enable для TCM установлены, FlexRAM-контроллер тоже проинициализирован и если включен код настройки кеша из первого поста эти области памяти кешируются (видно при работе с DMA). Весь вопрос в чём тайный смысл кешировать то что и так работает на максимальной скорости.

По этим адресам находится ITCM и DTCM, у OCRAM другой адрес. Так вот не совсем понятно - достаточно ли того что память распределена по адресам ITCM и DTCM чтобы она работала как TCM или для этого нужно ещё что-то проинициализировать.

Во всех примерах на imxrt10хх так, конкретно этот код для mimxrt1052

Такой вопрос - зачем во всех примерах из sdk разрешается кеширование TCM ? /* Region 5 setting: Memory with Normal type, not shareable, outer/inner write back */ MPU->RBAR = ARM_MPU_RBAR(5, 0x00000000U); MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB); /* Region 6 setting: Memory with Normal type, not shareable, outer/inner write back */ MPU->RBAR = ARM_MPU_RBAR(6, 0x20000000U); MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB);