polyvyannyy 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба Всем доброго времени суток! Вопрос больше адресован людям кто непосредственно проектирует в HDL Designer. Проблема состоит в следующем: До недавнего времени я работал с XILINX. Маршрут проектирования заключался в следующем: 1. Разработка проекта в HDL Designer в графическом виде с использованием библиотек элементов и корок XILINX (XILINX_unisims, XILINX_CoreLib. Каждый элемент описан на Verilog). Они вставлялись как готовые модули с портами. Их соединяешь с остальным проектом и все получается красиво и замечательно. 2. Моделирование в QuestaSim и отладка. 3. Синтез и трассировка в ISE/Vivado Теперь возникла необходимость работы с Altera и вот тут появился один неприятный нюанус :) - не получается добавить в HDL Designer библиотеки элементов и корок от Altera, что бы их использовать как отдельные блоки в графическом редакторе как это было возможно с библиотеками XILINX. Очень хотелось бы сохранить прежний маршрут проектирования, так как лично для меня графический редактор представляется очень удобным и с точки зрения проектирования и с точки зрения отладки. Может кто знает как решить эту проблему? где можно достать описание всех элементов? или может кто сможет посоветовать что-либо? Заранее спасибо за любую информацию! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
litv 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба Вернуться на Xilinx. Xilinx не фирма и не технология - это .... ориентация. (Copyright by ДМБ). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kuzmi4 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба ..может кто сможет посоветовать что-либо? На сколько я понял вам надо что то типа такого.. А вообще, ваши ключевые слова "altera block design file" Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
polyvyannyy 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба Вернуться на Xilinx. Xilinx не фирма и не технология - это .... ориентация. (Copyright by ДМБ). Да я бы с огромным удовольствием! Но уже поставили Altera (Arria 10), а в выборе элементной базы я не участвовал. Иначе однозначно был бы Xilinx) На сколько я понял вам надо что то типа такого.. А вообще, ваши ключевые слова "altera block design file" Спасибо! гляну обязательно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба Надо бы больше конкретики. HDL Designer как САПР - кроссплатформенный! Я делаю одни и те же действия, будь то Xilinx или Intel(Altera). Для Интела так же беру готовые библиотеки типа Altera_mf, добавляю их, при синтезе указываю Don't touch settings и все! Что именно не выходит? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
slawikg 0 16 октября, 2017 Опубликовано 16 октября, 2017 · Жалоба Собственно как с Xilinx Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
polyvyannyy 0 17 октября, 2017 Опубликовано 17 октября, 2017 · Жалоба Надо бы больше конкретики. HDL Designer как САПР - кроссплатформенный! Я делаю одни и те же действия, будь то Xilinx или Intel(Altera). Для Интела так же беру готовые библиотеки типа Altera_mf, добавляю их, при синтезе указываю Don't touch settings и все! Что именно не выходит? Постараюсь объяснить, что у меня не получается... При проектировании под Xilinx я создал один раз в HDL Designer отдельные библиотеки XILINX_unisims, XILINX_CoreLib. Скопировал в них Verilog-описания всех элементов из соответствующих библиотек из директории, где установлена ISE. Скомпилил их для QuestaSim. А после уже при проектировании дизайнов я просто лезу в эти библиотеки, беру любой элемент, будь то IBUF, FDR или FIFO/RAM/ROM (Verilog-описания памяти я получал при генерации корки в CoreGen), и они вставляются как обычные модули, я их соединяю с другими блоками и погнал дальше. Всё без проблем передается в QuestaSim и моделируется. Сделать то же самое для Altera я затрудняюсь. Я не нахожу подобные библиотеки. Собственно в этом то и вся проблема. Собственно как с Xilinx А вот это я обязательно попробую!Сейчас нет возможности. Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EugeneS 0 18 октября, 2017 Опубликовано 18 октября, 2017 · Жалоба Собственно как с Xilinx Судя по этим скриншотам и по https://learn.mentor.com/library/hdl-design...TLU2xz/?topic=0 вангую что HDL Designer не поддерживает "IP Catalog" который сменил "MegaWizard" начиная с Quartus v.14 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 19 октября, 2017 Опубликовано 19 октября, 2017 · Жалоба Тогда озвучьте версии САПР. Просто скину адреса на ПК, где лежат эти библиотеки у Intel. Можно в личку, если "что". :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться