Перейти к содержанию
    

Aleksey85

Участник
  • Постов

    8
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Aleksey85

  • День рождения 25.12.1985

Контакты

  • Сайт
    Array
  1. Спасибо за помощь.
  2. msp430f249 проблема с MCLK

    Добрый день! Подскажите, пожалуйста. У меня msp430f249 и 2 кварца: часовой на XT1 и 8MHz на XT2. Делаю следующее: void main () { WDTCTL = WDTPW + WDTHOLD; P5SEL |= 1<<4; P5SEL |= 1<<5; P5SEL |= 1<<6; P5DIR |= 1<<4; P5DIR |= 1<<5; P5DIR |= 1<<6; DCOCTL = 0; BCSCTL1 = 0; BCSCTL2 = 0x88; BCSCTL3 = 0x84; while (1) {} } Результат: ACLK - 32кГц, SMCLK = 8Мгц, а вот MCLK - 95 кГц (а хочу 8Mгц). Что делаю не так? Спасибо.
  3. А вот такое вот дело выходит с максимальной оптимизацией по скорости: WDTCTL = WDTPW + WDTHOLD; Flash_clr: 002ACC 40F2 0080 0120 mov.b #0x80,&WDTCTL 002AD2 40F2 005A 0121 mov.b #0x5A,&0x121
  4. __no_init volatile union { unsigned short WDTCTL; /* Watchdog Timer Control */ struct { unsigned short WDTIS0 : 1; unsigned short WDTIS1 : 1; unsigned short WDTSSEL : 1; unsigned short WDTCNTCL : 1; unsigned short WDTTMSEL : 1; unsigned short WDTNMI : 1; unsigned short WDTNMIES : 1; unsigned short WDTHOLD : 1; unsigned short : 8; } WDTCTL_bit; } @ 0x0120; Описание в хедере. 16бит регистр, а вместо того, чтобы грузит в него сразу 16 бит, он их бьет на две части. Сначала грузит мл. часть по 0x0120, затем старшую 0x0121. Ну а записав младшую без старшей watchdog сразу сбрасывается.
  5. ну по умолчанию оптимизация стояла low. С ней уже много у меня косяков было, поэтому и поставил none. Версия 4.11b - не самая свежая. Вроде 4.20 - последняя. А про оптимизацию все по-разному советуют, почему отключать не надо? Спасибо, помогло. А что ж IARу так не нравилось?
  6. Оптимизация - none для обоих случаев - для всего проекта. Можно было сразу так написать
  7. Доброго времени суток. Проблема в следующем. Дизассемблер по-разному дизассемблирует один и тот же код в программе. Вот пример: случай первый: WDTCTL = WDTPW+WDTHOLD; // Stop watchdog timer __low_level_init: 00C3C8 40B2 5A80 0120 mov.w #0x5A80,&WDTCTL тут все понятно - все верно случай второй: WDTCTL = WDTPW + WDTHOLD; Flash_ww: 00AB76 403E 5A80 mov.w #0x5A80,R14 00AB7A 4E4F mov.b R14,R15 00AB7C 108E swpb R14 00AB7E F03E 00FF and.w #0xFF,R14 00AB82 4FC2 0120 mov.b R15,&WDTCTL 00AB86 4EC2 0121 mov.b R14,&0x121 а вот здесь не понятно почему так, а не как в 1ом случае. Соответственно здесь меня ресетит (согласно коду в дизассемблере так и должно происходить). В чем проблема, подскажите?
  8. WiFi

    Подскажите, где можно приобрести разъем Samtec FTMH-120-03-F-DV для данного модуля и сколько он стоит. Может есть аналоги?
×
×
  • Создать...