-
Постов
97 -
Зарегистрирован
-
Посещение
Репутация
0 ОбычныйИнформация о mSimple
-
Звание
Частый гость
- День рождения 22.05.1983
Контакты
-
ICQ
Array
Информация
-
Город
Array
-
Боюсь, что никак. Вообще с Xilinx такого хватает, очень многое, что он генерит нужно править ручками. Привыкайте. Но, чтобы это не стало головной болью, проще привыкать к их названиям и структурам файлов. Так будет меньше правок.
-
1. Из доков стоит начать с кнопки "лампочки", а также Help-меню. 2. А чем вам мешает microblaze? Если вы хотите создать проект без процессора, но со своим мастером, то сделать это удобно через IP-wizard в EDK, там же и slave-ядра сделаете. Clockgenerator - это всего лишь пара DCM удобно оформленная в корку, если вам он не нужен, делайте DCM в коде или городите свой велосипед. Компонент reset удобен для создания последовательности сбросов, никто не заставляет использовать все его возможности, в любом случае все можете сделать сами, но если вы будете использовать больше стандартных компонентов, то ваш код будет проще понять вашим последователям.
-
А еще начиная с Vivado 2014.1 в нем больше нет XPS EDK(!) от слова совсем. Ни открыть, ни мигрировать, ни добавить Теперь, если почитать ug911 Chapter 5 предлагается использовать встроенный схематик + IP интегратор. Попробовал собрать с ним процессорную систему с User IP, в чем-то даже понравилось, напоминает схематик в Quartus
-
Спасибо Вам огромное! Очень полезная информация.
-
Спасибо за ценное предложение, пока помощь с лицензией на CPRI не требуется, Виртекс обязателен, т.к. все железо уже разработано и передано в изготовление. На данный момент пробуем реализовать свой протокол и пока из проблемных мест вижу только FEC. Dec/Enc G.709 FEC в стандартных IP-core Xilinx есть, но опять таки требует лицензии + в альтере тоже пока не ясно как решать проблему с FEC. Из бесплатных в Xilinx есть Reed-Solomon (в Альтере вроде как платный), но как он на таких скоростях работать будет неизвестно. Чую, что потянет не более 2,5G только. В общем, будем решать проблемы по ходу, может быть и без FEC точности хватит. В принципе по ТЗ требуется обеспечить 0,01% ошибок при передаче, что на мой взгляд по оптике реально без исправления ошибок на расстоянии не более 300м.
-
Что касается DSP, то в связи с отсутствием лицензии на CPRI и ее стоимостью и сроками разработки (а закупка тоже занимает не малое время) возможно откажемся от связи с DSP и останется только Strativ - Virtex Обычный 10G не рассматриваю по многим причинам: - куплен только для Virtex и по цене на уровне CPRI - требует других приемопередатчиков, а эти уже закупили + не знаю как в Альтере, а в Xilinx 10Gig практически не настраиваемый и не факт что он заработает на 6.144 - он тяжелый как с точки зрения аппаратных ресурсов, так и возможны трудности на прикладном уровне (ячейки без встраиваемой ОС) - дай бог наши трассировщики плат обеспечили работу на 6.144. Сейчас я все же продолжаю склоняться к самопальному протоколу c FEC на базе OTN, и пытаюсь понять, что такое "эффективная работа с тактовыми и несущими", а также "частотная компенсация"
-
Пока ничего не могу сказать, т.к. трансиверов на руках пока нет, знаю только, что он SPP-8F-LR-IDFP (аналог -IDFD, но модель 2014г)
-
Вот и появилась возможность покопаться в кишках, естественно я понял, что реализовывать его целиком не собираюсь, а лишь только можно взять основные подходы и принципы По поводу 10GBE dаши слова вселяют надежду. Просто меня сбила с толку табличка finisar'овских трансиверов на последнем листе Вот этого документа, по которой разные трансиверы имеют строгую нацеленность на стандарт, причем почти все быстрые далеко не всегда совместимы с более медленными.
-
Нет совместимости с другими не требуется, просто боюсь не осилить (читай сильно задержать работу), т.к опыта в такой области очень мало, как в практической, так и в теоретической части. Хотелось купить, что-то готовое и 100% рабочее, добавив свой прикладной уровень и не заниматься отладкой и наступанием на уже пройденные кем-то грабли. Про FEC спасибо, переключился читать OTN :) Ко всему прочему меня беспокоит то, что SFP+ модули заказаны конкретно под SingleMode 6.144 CPRI/OBSAI, а глядя в даташиты для Sonet-свои должны быть, для OTN-свои, да вообще под каждый протокол они есть. И смогу ли я вообще реализовать OTN или что-то другое на имеющихся SFP+ модулях? В чем заключается их такая узкая специализация, не понимаю.
-
Вооо! это было бы здорово, если есть опыт, я был бы рад его перенять, т.к. я специально искал такую возможность, но везде где упоминалось, решения найдено небыло. Находил только платные Aurora-lite IP-корки для Altera (можно в личку, чтобы не засорять топик)
-
Спасибо, стал изучать SDH. С CPRI тоже обнаружился один казус, есть еще один абонент с которым мне (Virtex7) необходимо стыковаться по CPRI (TMS320). Но у него есть ограничение, он может работать по CPRI максимум на 4,915Гбит/с, но хуже всего то, что корки Xilinx поддерживают все скорости CPRI, кроме 4,915. Меньше и больше есть поддержка, а вот именно 4,915 выбрать не дает, хотя по всем даташитам и readme указана полная поддержка всего 7-го семейства. При требуемой скорости 4Гбит информационной, 4,915 маловато, а меньше это вообще никак не годиться. Вот и приехали, Obsai не поддерживается в V7, CPRI можно реализовать только на маленьких скоростях. Что не день, то расстройство :(
-
Добрый день коллеги! Передо мной стоит задача объединения двух плат на расстоянии порядка 300м по оптике с информационной (полезные данные) скоростью не ниже 4Гбит/с. с одной стороны ячейка на базе Altera Stratix GX V, с другой достаточно жирный Virtex 7 (VX1140T), на каждом конце разъемы SFP+. Задачи ячейки Stratix передавать выборки с АЦП с предварительной частотно-временной и пространственной обработкой по одному каналу Задачи ячейки Virtex7 принимать с 16 каналов (от 16 ячеек Stratix) эти выборки, выполнять необходимую обработку и сбрасывать результат по 4 каналам объединительной платы дальше. Вопрос встал, какой протокол использовать? Из вариантов рассматривали OBSAI, CPRI, SFPDP, и исходя из этого заложили оптические приемопередатчики SFP+ 6,144 Купили Xilinx корку OBSAI, но в кристалле Virtex 7 (VX1140T) произошел казус - корка отказалась правильно генерить MGT, в поддержке Xilinx вежливо сказали переходить на CPRI, т.к. OBSAI устарел и больше не поддерживается :) (слава богу, не успели купить Альтеровскую) Вопрос встал, что покупать теперь? И может можно как-то дешевле их подружить на такой скорости? Желательно оставив уже заказанные SFP+ приемопередатчики. CPRI нормально поддерживается и в Altera и в Xilinx, но стоит по 1 ляму за каждый. SFPDP стрёмный, он хоть стоит чуть дешевле, но данную скорость (6,144) заявляет только один производитель этого IP StreamDSP, который имеет сайт из одной страницы и не является оф. партнером ни Altera, ни Xilinx. Стал уже подумывать о самопальном протоколе, т.к. требования не очень большие: - передавать данные из Stratix в Virtex в 80% времени - принимать данные Stratix от Virtex в 20% времени - с простейшим контролем целостности для осуществления повторов или каким-нибудь кодированием для восстановления, ну и скремблер естественно. Также были мысли о SerialRapidIO, Aurora и Seriallite, но тут видимо конкуренция, простых совместимых форматов в Altera и Xilinx я не нашел, да и эти вроде как на таком расстоянии работать не будут. Или может у кого уже есть опыт использования самопальных протоколов на подобных скоростях между Altera и Xilinx и такой добрый, что поделится исходниками? Что посоветуете, мужики?
-
Вышел ISE 14.1
mSimple ответил k2i тема в Среды разработки - обсуждаем САПРы
Что-то порывшись на сайне Xilinx не нашел где Vivado можно скачать... По моему он только на уровне анонса еще. -
В ОАО РТИ требуются прошивщики (г. Москва)
mSimple ответил mSimple тема в Предлагаю работу
предложение все еще актуально... -
В ОАО РТИ требуются прошивщики (г. Москва)
mSimple ответил mSimple тема в Предлагаю работу
Это информация, размещенная официально нашим отделом кадров (я не являюсь их сотрудником). Вообще то там все тоже по договоренности... может быть как выше, так и ниже и решается после собеседования...