fpga_verilog 0 31 марта, 2018 Опубликовано 31 марта, 2018 (изменено) · Жалоба Порекомендуйте книги по верификации проектов FPGA, желательно на английском языке. Также интересует, какое специализированное ПО используется для разработки и запуска тестов, помимо симуляторов Verilog/SV, и любые книги/сайты, посвящённые этому делу. Интересует верификация сложных проектов, связанных с обработкой сигналов (возможно, изображений и видео). Изменено 31 марта, 2018 пользователем fpga_verilog Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 31 марта, 2018 Опубликовано 31 марта, 2018 · Жалоба Интересует верификация сложных проектов, связанных с обработкой сигналов (возможно, изображений и видео). При сложных проектах, отладка из проверки "сигналов на диаграмме", превращается в проверку "прохождения данных по проекту". А для этого в симуляции надо гонять достаточно много данных. А потому начинайте изучение с работы с файлами в симуляции. Как читать данные для симуляции из файла, как писать данные из симуляции в файл. Форматы файлов можно взять такими, чтобы их потом можно было легко обрабатывать другими программными инструментами. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_Ivan_ 0 31 марта, 2018 Опубликовано 31 марта, 2018 · Жалоба testbench.in verifiacationacademy.com Systemverilog for verification uvm Primer Вообще лучше зайти на амазон и посмотреть все книги по этой теме Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fpga_verilog 0 31 марта, 2018 Опубликовано 31 марта, 2018 (изменено) · Жалоба При сложных проектах, отладка из проверки "сигналов на диаграмме", превращается в проверку "прохождения данных по проекту". А для этого в симуляции надо гонять достаточно много данных. А потому начинайте изучение с работы с файлами в симуляции. Как читать данные для симуляции из файла, как писать данные из симуляции в файл. Форматы файлов можно взять такими, чтобы их потом можно было легко обрабатывать другими программными инструментами. Я сейчас так и делаю, но я подумал, что, возможно, есть какие-то другие решения. Изменено 31 марта, 2018 пользователем fpga_verilog Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 7 3 апреля, 2018 Опубликовано 3 апреля, 2018 · Жалоба связанных с обработкой сигналов В симулинке другой подход, разработка в виде модели, fixed point часть работает в окружении double части, никаких файлов, всё в одной среде работает, удобная визуализация сигналов, фокус на задаче, а не на HDL анахронизмах, HDL лишь промежуточный формат для передачи синтезатору, минуя HDL кодинг и HDL симуляцию. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Amurak 0 13 апреля, 2018 Опубликовано 13 апреля, 2018 · Жалоба В симулинке другой подход, разработка в виде модели, fixed point часть работает в окружении double части, никаких файлов, всё в одной среде работает, удобная визуализация сигналов, фокус на задаче, а не на HDL анахронизмах, HDL лишь промежуточный формат для передачи синтезатору, минуя HDL кодинг и HDL симуляцию. А в ПЛИС потом как это все запихивать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 7 13 апреля, 2018 Опубликовано 13 апреля, 2018 · Жалоба А в ПЛИС потом как это все запихивать? Так же как любой HDL запихивается. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Amurak 0 13 апреля, 2018 Опубликовано 13 апреля, 2018 · Жалоба Так же как любой HDL запихивается. Сгенерить HDL из симулинка, после чего запихнуть ее в проект ПЛИС? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 7 13 апреля, 2018 Опубликовано 13 апреля, 2018 · Жалоба Сгенерить HDL из симулинка, после чего запихнуть ее в проект ПЛИС? Да. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Amurak 0 13 апреля, 2018 Опубликовано 13 апреля, 2018 · Жалоба Да. Не очень удобно в плане контроля версий. И кастомный ЦОС из симулинка особо не погенерируешь. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 7 14 апреля, 2018 Опубликовано 14 апреля, 2018 · Жалоба И кастомный ЦОС из симулинка особо не погенерируешь. Что это означает и чего не хватает для этого? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Amurak 0 14 апреля, 2018 Опубликовано 14 апреля, 2018 · Жалоба Что это означает и чего не хватает для этого? Например, если мне нужен децимирующий фильтр с загружаемыми коэффициентами, переменным коэффициентом децимации, использованием предсумматоров для уменьшения количества используемых умножителей, да еще и чтобы работал на частоте 300 МГц, то Simulink вряд ли сможет такое сгенерировать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 25 14 апреля, 2018 Опубликовано 14 апреля, 2018 · Жалоба .. Simulink вряд ли сможет такое сгенерировать. Наверное, и FFT Radix-8 Simulink сгенерить не сможет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 7 14 апреля, 2018 Опубликовано 14 апреля, 2018 · Жалоба Например, если мне нужен децимирующий фильтр с загружаемыми коэффициентами, переменным коэффициентом децимации, использованием предсумматоров для уменьшения количества используемых умножителей, да еще и чтобы работал на частоте 300 МГц, то Simulink вряд ли сможет такое сгенерировать. Никаких проблем нет сделать такое. Все базовае элементы из которых вы делаете это на HDL присутствуют и в симулинке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Amurak 0 14 апреля, 2018 Опубликовано 14 апреля, 2018 · Жалоба Никаких проблем нет сделать такое. Все базовае элементы из которых вы делаете это на HDL присутствуют и в симулинке. То есть на триггерах ее рисовать? Упаси боже, пусть лучше это делает синтезатор. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться