реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Проблема с клоком в Arria V
_Anatoliy
сообщение May 31 2016, 07:09
Сообщение #1


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 461
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



После длительного процесса компоновки сигналов нового проекта по банкам выяснилось что для одного клокового сигнала не хватает входной ножки глобального клока в нужном банке(с соответствующим питанием). Есть 24 линии входных данных сопровождаемых клоком, шина данных - DDR LVDS. Клок - LVDS, частота 250 МГц. Пока приходит шальная мысль использовать для клока в качестве входного обычный порт LVDS I/O , с него сигнал направить на глобальную трассу, потом поставить PLL и уже его выходным клоком тактировать входные данные. До этого всегда использовал ножки глобального клока, но тут случай нештатный - все банки уже заняты. Что скажете коллеги?
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Aug 3 2017, 10:13
Сообщение #2


отэц
*****

Группа: Свой
Сообщений: 1 601
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



чем дело кончилось?


--------------------
"..не нравятся мои выборы? ..приходите в мой суд."
Узурпатор П.
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 3 2017, 12:12
Сообщение #3


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 461
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Цитата(Lmx2315 @ Aug 3 2017, 13:13) *
чем дело кончилось?

Да нормально закончилось. Уже второй год применяю этот режим - проблем не заметил.
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Aug 3 2017, 12:29
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 031
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(_Anatoliy @ Aug 3 2017, 15:12) *
Да нормально закончилось. Уже второй год применяю этот режим - проблем не заметил.

Я правильно понимаю, что Вы использовали мегафункцию SERDES и к качестве входного клока использовали выход PLL?
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 3 2017, 12:52
Сообщение #5


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 461
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832



Цитата(bogaev_roman @ Aug 3 2017, 15:29) *
Я правильно понимаю, что Вы использовали мегафункцию SERDES и к качестве входного клока использовали выход PLL?

Нет, речь идёт о параллельной шине данных 24 бит между двумя FPGA. Входной клок приходит от FPGA-передатчика(25-й бит данных).
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th December 2017 - 09:14
Рейтинг@Mail.ru


Страница сгенерированна за 0.01258 секунд с 7
ELECTRONIX ©2004-2016