Jump to content

    

Перестал программироваться DCM_CLKGEN в Spartan6

Собственно произошел subj. По результатам исследования оказалось, что неожиданно "пропал" сигнал PROGDONE (всегда low после загрузки FPGA, и никакой реакции на перепрограммирование) примитива DCM_CLKGEN, при этом LOCKED поднимается в HIGH и всегда формируется дефолтная частота. Может кто сталкивался с подобным. Буду признателен за наводки. Проект сборки 11.5 был полноценно работоспособным, в том числе в части синтезатора частот, пересобирался в новой версии для учета обновлений MIG. Фрагмент кода установки примитива:

  DCM_CLKGEN
 #(.CLKFXDV_DIVIDE        (2),
   .CLKFX_DIVIDE          (2),
   .CLKFX_MULTIPLY        (2),
   .SPREAD_SPECTRUM       ("NONE"),
   .STARTUP_WAIT          ("FALSE"),
   .CLKIN_PERIOD          (18.5185),
   .CLKFX_MD_MAX          (1.000))
  dcm_clkgen_inst
   // Input clock
  (.CLKIN                 (clk_ibufg),
   // Output clocks
   .CLKFX                 (clkfx),
   .CLKFX180              (),
   .CLKFXDV               (),
   // Ports for dynamic reconfiguration
   .PROGCLK               (prog_clk),
   .PROGDATA              (prog_data),
   .PROGEN                (prog_en),
   .PROGDONE              (prog_done),
   // Other control and status signals
   .FREEZEDCM             (1'b0),
   .LOCKED                (dcm0_locked),
   .STATUS                (),
   .RST                   (rst_i));

 

P.S.: оно бы конечно у xilinx надо спрашивать, но решил начать отсюда. Xilinx Answer Record про такие случаи не знает. Errata на чип тоже.

Edited by Yuris

Share this post


Link to post
Share on other sites
Собственно произошел subj. По результатам исследования оказалось, что неожиданно "пропал" сигнал PROGDONE (всегда low после загрузки FPGA, и никакой реакции на перепрограммирование) примитива DCM_CLKGEN, при этом LOCKED поднимается в HIGH и всегда формируется дефолтная частота. Может кто сталкивался с подобным. Буду признателен за наводки. Проект сборки 11.5 был полноценно работоспособным, в том числе в части синтезатора частот, пересобирался в новой версии для учета обновлений MIG. Фрагмент кода установки примитива:

P.S.: оно бы конечно у xilinx надо спрашивать, но решил начать отсюда. Xilinx Answer Record про такие случаи не знает. Errata на чип тоже.

 

Пробовали на 12.2 несколько рабочих проектов из 11.5 - толком заработала только простейшая мигалка светодиодом на счётчике - остальное глючит.

 

Сырое оно ещё, ждите сервиз паков.

 

Share this post


Link to post
Share on other sites

Спасибо. Ну, у нас не настолько все запущено, проект по логике, памяти и ДСП занимает примерно 85% lx16 и живет больше чем на 100МГц, а не работает только DCM. Но и болезней от 11.5, версия 12.2 не вылечила, так что безболезненно можно ждать новых релизов: )

Share this post


Link to post
Share on other sites
Спасибо. Ну, у нас не настолько все запущено, проект по логике, памяти и ДСП занимает примерно 85% lx16 и живет больше чем на 100МГц, а не работает только DCM. Но и болезней от 11.5, версия 12.2 не вылечила, так что безболезненно можно ждать новых релизов: )

Попробуйте перегенерировать DCM-ку в новой студии.... и входная частота должна быть не меньше 25 МГц, кажется.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this