[nick4oz 0]

Необходимо в пикаде собрать 2-е почти одинаковые принципиальные схемы и оттрассировать. Есть перечень элементов для обоих плат и даташиты на них. Предполагаю,

что количество слоев должно быть 4. В схеме используется FastEthernet 100Мбит/с, поэтому предполагаю, что в

соответсвии с http://www.compitech.ru/html.cgi/arhiv/07_06/stat_130.htm и

http://www.compitech.ru/html.cgi/arhiv/07_07/stat_6.htm необходимо использовать 4-е слоя.

 

По оплате предлагаю за обе схемы 8000 руб. По срокам до воскресенья.

Всем заинтересовавшимся писать на [email protected]

[VslavX 0]

что количество слоев должно быть 4. В схеме используется FastEthernet 100Мбит/с, поэтому предполагаю, что в

Для FastEthernet совсем необязательно 4 слоя. Можно взять, например, разъем с интегрированным трансформатором, расположить его близко к PHY, тогда линии будут совсем короткими и даже импеданс можно будет не считать. Впрочем, если работа академическая - для диплома, то можно с количеством слоев не заморачиваться. До воскресенья - вряд ли, хорошо если успеете с исполнителем до вс все согласовать.

[nick4oz 0]

Для FastEthernet совсем необязательно 4 слоя. Можно взять, например, разъем с интегрированным трансформатором, расположить его близко к PHY, тогда линии будут совсем короткими и даже импеданс можно будет не считать. Впрочем, если работа академическая - для диплома, то можно с количеством слоев не заморачиваться. До воскресенья - вряд ли, хорошо если успеете с исполнителем до вс все согласовать.

 

А что именно нужно будет согласовывать до воскресенья?

[VslavX 0]

А что именно нужно будет согласовывать до воскресенья?

Проектные нормы, конструктив (размеры и форма), типы и привязка внешних и внутренних разъемов, примерное размещение компонентов...

Если компоненты нетиповые то их еще в библиотеку вносить надо (типа поднимите руки у кого IXP425 в корпусе 400-ногом BGA готовый есть :) -

тоже вполне себе 100-мегабитный эзернет). А самих принципиальных схем у Вас, я так понял, еще нет? Там вообще долго говорить можно, с расстановкой :)

[nick4oz 0]

Проектные нормы, конструктив (размеры и форма), типы и привязка внешних и внутренних разъемов, примерное размещение компонентов...

Если компоненты нетиповые то их еще в библиотеку вносить надо (типа поднимите руки у кого IXP425 в корпусе 400-ногом BGA готовый есть :) -

тоже вполне себе 100-мегабитный эзернет). А самих принципиальных схем у Вас, я так понял, еще нет? Там вообще долго говорить можно, с расстановкой :)

 

 

Принципиальные схемы готовы. Перечень элементов готов. Даташиты на них есть. Компоненты не типовые их нужно будет в схематике рисовать, но возможно некоторые компоненты есть на сайте производителя в виде библиотек. Расположение элементов по усмотрению разработчика но с учетом ссылок http://www.compitech.ru/html.cgi/arhiv/07_06/stat_130.htm и http://www.compitech.ru/html.cgi/arhiv/07_07/stat_6.htm

[aps 0]

Прикольно...

Умиляет формулировка "развести плату", а не сделать устройство. Но это нормально, плату развел и не важно, ака оно будет работать...

Тема для манька, работающего на халяву....

[VslavX 0]

Принципиальные схемы готовы.

В каком виде? "На бумажке" или в paintbrush-е нарисованы?

 

Перечень элементов готов.

Ну огласили бы название центрального чипа (CPU, FPGA если таковые есть), тип памяти (если есть), тип PHY (по идее должен быть :)) - это поможет людям прикинуть сложность

 

Даташиты на них есть.

Это очень, очень и очень хорошо. Особенно если это даташиты на что-то типа последних SoC от Qualcomm. А то они, сАбаки, для доступа к даташитам потребовали лицензию купить за $100K. У Вас таких проблем нет, или они уже решены :).

 

Компоненты не типовые их нужно будет в схематике рисовать,

Это уже хуже, насколько хуже - можно будет сказать когда озвучите компоненты. Ну или хотя бы тип корпуса и количество ножек/шариков.

Ну и - для информации - компоненты в PCAD - это не только схематик, но и еще привязка к конкретному корпусу. Компоненты на сайтах производителей - это, конечно, тоже замечательно. Особенно если оно все в одном стиле выполнено. А то, знаете, берешь чип с сайта производителя, а тут бац - кварц в 10 раз больше по размеру на схеме получается. Про мелочи в разбросе шрифтов или толщины линий я просто промолчу.

 

с учетом ссылок http://www.compitech.ru/html.cgi/arhiv/07_06/stat_130.htm и http://www.compitech.ru/html.cgi/arhiv/07_07/stat_6.htm

Ссылки - это _общие_ рекомендации. А Вам надо - _конкретную_ плату. Размером, допустим, 100мм x 50мм. И первый разъем эзернет должен стоять, допустим, на 82 мм от края, с "южной" стороны. Врочем, если Вам для диплома - то форма и размеры - "до лампочки".

[nick4oz 0]

1) Схемы в визио.

 

2) Центральный чип - FPGA Virtex-6 (XC6VHX250T), тип памяти - специальная память для конфигураци ПЛИС - память XCF16P Xilinx, PHY-трансиверы - KS8721BL Micrel

 

3) Да для диплома.

 

Если нужно могу выслать схемы на почту и перечень элементов для схемы

[VslavX 0]

2) Центральный чип - FPGA Virtex-6 (XC6VHX250T)

BGA, 1мм, на 1154 ножки, на 4-х слоях, за $300, до понедельника... Нет слов.

Разве что схема очень-очень простая и почти все ноги не задействованы (но и питания там ой-ей). Но, имхо, это как-то диковато - V6 на голой плате :)

 

3) Да для диплома.

Специальность-то как называется? Если хотите серьезный совет по делу - то, возможно, Вам будет быстрее и дешевле купить один из готовых китов на Virtex-6. В "$300 до понедельника" не уложитесь, но за реальное "железо" подержитесь. Или Вам работающая плата не нужна, только что-то похожее на нее в PCAD? (никто изготавливать/запускать прототип не собирался)

 

Если нужно могу выслать схемы на почту и перечень элементов для схемы

Не надо, просто у меня сегодня приступ графомании - обычно я в такие темы не влезаю :)

 

Upd: да и злой я на студентов, у меня жена преподает в университете, студенты весь год на лабы/зачеты/дипломы/курсовые забивают, потом в конце весны приползают и плачутся, а мы вместе семьей не можем в мае-июне никуда отдохнуть поехать. Препод - он тоже ведь человек :)

[microstrip_shf 0]

Если это реализовывать в железе то нужно:

 

1. Внятное ТЗ

2. 2-4 недели (на разработку)

3. 14-16 слоёв

4. 3-5 к$ (только разр-ка без пр-ва и монтажа)

[VslavX 0]

3. 14-16 слоёв

Если там голый V6 и парочка 100BASE-TX PHY по RMII подключена и больше ничего, то может и на 4-6 слоев влезет при нормах 0.127/0.127.

 

4. 3-5 к$ (только разр-ка без пр-ва и монтажа)

И сам 250-ый, как я понял, $5-6K за одну штуку стоит. Вообще, ИМХО, диковатая схема получается - прикручивать к V6 эзернет-"сотку", с этим чип за $10 справится. В-общем, конец весны - "наступила ночь и в стране Дураков закипела работа" :)

[Des333 0]

Если это реализовывать в железе то нужно:

 

1. Внятное ТЗ

2. 2-4 недели (на разработку)

3. 14-16 слоёв

4. 3-5 к$ (только разр-ка без пр-ва и монтажа)

Ого... 

 

У Вас, действительно, зарплата 150000 рублей? :)

[microstrip_shf 0]

Здесь учитывается З/П двух человек. Разработчика и конструктора МПП.

[Des333 0]

Здесь учитывается З/П двух человек. Разработчика и конструктора МПП.

 

Ясно. 

 

 

Дорогой у автора выйдет дипломчик.  :)

[aps 0]

Ну вот.

Я ж сразу сказал: "Тема для манька, работающего на халяву...."