ANT 0 11 июля, 2005 Опубликовано 11 июля, 2005 · Жалоба Задача - сделать преобразователь NIM -> LVDS. При этом вносимый джиттер должен быть минимальным. Предлагают цепочку NIM -> LVPECL -> LVDS (MAX9693 -> MC100LVEL90 -> SN65LVDS100D). Не знает ли кто-нибудь другой вариант, покороче? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 12 июля, 2005 Опубликовано 12 июля, 2005 · Жалоба Задача - сделать преобразователь NIM -> LVDS. При этом вносимый джиттер должен быть минимальным. Предлагают цепочку NIM -> LVPECL -> LVDS (MAX9693 -> MC100LVEL90 -> SN65LVDS100D). Не знает ли кто-нибудь другой вариант, покороче? <{POST_SNAPBACK}> Как я понимаю, NIM - это NECL? Есть Application Notes за номером AN-1568 от ONSemi о сопряжении ECL и LVDS. В Вашем случае, если надо работать только с ВЧ сигналом, я бы применил трансформатор с соответствующими цепями смещения. Можно поставить дифференциальный каскад - чуть более громоздко, но тоже приемлемо - лучше, чем дополнительный преобразователь NECL -> LVPECL. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ANT 0 13 июля, 2005 Опубликовано 13 июля, 2005 · Жалоба Как я понимаю, NIM - это NECL? Есть Application Notes за номером AN-1568 от ONSemi о сопряжении ECL и LVDS. В Вашем случае, если надо работать только с ВЧ сигналом, я бы применил трансформатор с соответствующими цепями смещения. Можно поставить дифференциальный каскад - чуть более громоздко, но тоже приемлемо - лучше, чем дополнительный преобразователь NECL -> LVPECL. <{POST_SNAPBACK}> NIM - это не совсем NECL. 0В - логический ноль, -0,8В на нагрузке 50 Ом - логическая единица. Переведу уровень компаратором MAX9693, а дальше сделаю как в AN-1568. Спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
khach 33 13 июля, 2005 Опубликовано 13 июля, 2005 · Жалоба Если это меандр, или сигнал без постоянной составляющей, то AC подключение ( через развязывающие конденсаторы) рулит. В крайнем случае можно часть LVDS приемников отвязать гальванически, опустить на уровень -0.4 среднюю точку ( т.е землю посадить на минус сколько там надо, и соответственно уменьшить плюс). После "очистки синала " пустить его снова как LVDS в основную схему через конденсаторы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 13 июля, 2005 Опубликовано 13 июля, 2005 · Жалоба NIM - это не совсем NECL. 0В - логический ноль, -0,8В на нагрузке 50 Ом - логическая единица. Переведу уровень компаратором MAX9693, а дальше сделаю как в AN-1568. Спасибо. <{POST_SNAPBACK}> Да, посмотрел, что это. Но все-таки, считаю, что лепить три микросхемы для такой задачи нерационально. Одиночный диффкаскад вполне справляется. См картинки. Вот решил прикинуть навскидку, что получается в конце рабочего дня. Для интереса, так сказать :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ANT 0 14 июля, 2005 Опубликовано 14 июля, 2005 · Жалоба Да, посмотрел, что это. Но все-таки, считаю, что лепить три микросхемы для такой задачи нерационально. Одиночный диффкаскад вполне справляется. См картинки. Вот решил прикинуть навскидку, что получается в конце рабочего дня. Для интереса, так сказать :) <{POST_SNAPBACK}> Спасибо, видимо так можно сделать, но заказчик по каким-то соображениям, против транзисторов, да и время поджимает. Теперь еще одна проблема: сигналы LVDS нужно выводить на разъем VHDCI-68 (Ultra SCSI-2) с мелким шагом. Расстояние между падами - 0,4 мм. Т.е. норма зазор/проводник 0,13/0,13. Где такое могут изготовить? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 15 июля, 2005 Опубликовано 15 июля, 2005 · Жалоба Спасибо, видимо так можно сделать, но заказчик по каким-то соображениям, против транзисторов, да и время поджимает. Теперь еще одна проблема: сигналы LVDS нужно выводить на разъем VHDCI-68 (Ultra SCSI-2) с мелким шагом. Расстояние между падами - 0,4 мм. Т.е. норма зазор/проводник 0,13/0,13. Где такое могут изготовить? <{POST_SNAPBACK}> Поставьте тогда компаратор сразу с PECL выходом - у Analog Devices есть такие. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ANT 0 23 января, 2006 Опубликовано 23 января, 2006 · Жалоба В итоге сделал 4-хслойную плату на 12 каналов в VME-формате с учётом волновых сопротивлений. На входе - компаратор ADCMP561, на выходе - SN56LVDS100. Синалы LVDS выводятся на разъём VHDCI-68. Вроде зказчик доволен, претензий не поступало. Поделюсь проектом в PCAD-2004 со всеми желающими. Теперь появилась обратная задача: разветвить LVDS-сигнал на несколько выходов NIM. Кто-нибудь подскажет, на чём делаются NIM-драйверы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 24 января, 2006 Опубликовано 24 января, 2006 · Жалоба В итоге сделал 4-хслойную плату на 12 каналов в VME-формате с учётом волновых сопротивлений. На входе - компаратор ADCMP561, на выходе - SN56LVDS100. Синалы LVDS выводятся на разъём VHDCI-68. Вроде зказчик доволен, претензий не поступало. Поделюсь проектом в PCAD-2004 со всеми желающими. Теперь появилась обратная задача: разветвить LVDS-сигнал на несколько выходов NIM. Кто-нибудь подскажет, на чём делаются NIM-драйверы? А как насчет джиттера в драйверах LVDS? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ANT 0 24 января, 2006 Опубликовано 24 января, 2006 · Жалоба Пока информации по конкретному значению джиттера нет. Перед отправкой клиенту пробовал оценить джиттер с помощью цифрового осциллографа LeCroy 1ГГц. Получилось, что не хуже 30 пс от входа до выхода. Но это явно завышенное значение: измерял пробником на разъёме VHDCI, подпаяв резистор 100 Ом, а надо бы соответствующим кабелем на осциллограф с дифференциальным входом. Кроме того, генератор давал недостаточно крутые фронты. Клиента должен был устроить джиттер не более 15 пс.Если взять паспортные данные применённых микросхем, то суммарный джиттер, вносимый ими должен укладываться в это значение. Хотя многое зависит от исполнения платы, да и самого сигнала. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lonesome_Wolf 0 25 января, 2006 Опубликовано 25 января, 2006 (изменено) · Жалоба Пока информации по конкретному значению джиттера нет. Перед отправкой клиенту пробовал оценить джиттер с помощью цифрового осциллографа LeCroy 1ГГц. Получилось, что не хуже 30 пс от входа до выхода. Но это явно завышенное значение: измерял пробником на разъёме VHDCI, подпаяв резистор 100 Ом, а надо бы соответствующим кабелем на осциллограф с дифференциальным входом. Кроме того, генератор давал недостаточно крутые фронты. Клиента должен был устроить джиттер не более 15 пс.Если взять паспортные данные применённых микросхем, то суммарный джиттер, вносимый ими должен укладываться в это значение. Хотя многое зависит от исполнения платы, да и самого сигнала. Но как же вот с такой фразой Designed for Signaling Rates(1) ≥ 2 Gbps Total Jitter < 65 ps взятой вот с этой странички (Product Folder for SN65LVDS100)? Меня всегда и интересовало, каков реальный джиттер LVDS, поскольку в datasheet-ах приводятся большие значения. Изменено 25 января, 2006 пользователем Lonesome Wolf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ANT 0 25 января, 2006 Опубликовано 25 января, 2006 · Жалоба На стр. 4 дейташита TI даёт значения 4-х видов джиттера. Наихудший (65пс-максимальное, 28пс-типовое значение) получается на псевдослучайной двоичной последовательности данных (PRBS) 32 бита. В моём случае сигнал приходит или периодический от генератора, или это достаточно редкий случайный сигнал. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться