[BloomJack 0]

Собственно проблема описана тут: https://forums.xilinx.com/t5/Spartan-Family-FPGAs-Archived/Spartan-6-pull-ups-during-SPI-indirect-programming-using/td-p/201743

Суть в том что при программировании епромки - ноги ПЛИС встают в 1! а мне нужно в Z. 

Может у кого есть файл ядра для xc6slx9 ?

кто уже наступил на эти грабли?)

[BloomJack 0]

Неужели никто не сталкивался? Управляю силовыми транзисторами и в момент прошивки ухожу в КЗ...

[Viktuar 0]

On 12/12/2019 at 1:44 PM, BloomJack said:

Кто сталкивался, те проектируют платы так, чтоб  '1' в момент прошивки не создавала проблем.  У Xilinx'a заполучить измененный файл проблематично.

[Alex77 4]

В 12.12.2019 в 14:44, BloomJack сказал:

Неужели никто не сталкивался? Управляю силовыми транзисторами и в момент прошивки ухожу в КЗ...

Обязательно подавать питание на силовые транзисторы в момент пришивания ?

[BloomJack 0]

On 12/14/2019 at 8:18 AM, Viktuar said:

Кто сталкивался, те проектируют платы так, чтоб  '1' в момент прошивки не создавала проблем.  У Xilinx'a заполучить измененный файл проблематично.

Ктож знал, предполагали что все будет как описано в доках...

5 hours ago, Alex77 said:

Обязательно подавать питание на силовые транзисторы в момент пришивания ?

все запитано от единого источника. Проблема имеет решение если вручную править битфайл, но ктото получил подкорректированный *.cor файл от ксилинкса. Вот может такие счастливчики есть тут.

[Alex77 4]

17 часов назад, BloomJack сказал:

все запитано от единого источника. Проблема имеет решение если вручную править битфайл, но ктото получил подкорректированный *.cor файл от ксилинкса. Вот может такие счастливчики есть тут.

если вы знаете что где-то "ктото получил подкорректированный" - почему бы "там" и не искать оный ?