Перейти к содержанию

FPGA + DLP6500 DMD

Доброго времени суток!

Разбираюсь с цифровой матрицей микрозеркал DMD (digital micromirror device) DLP6500 от TI.
В связи со спецификой задачи, поставили для управления FPGA Artix-7 вместо предлагаемого разработчиками DLPC900.
Интересует протокол и интерфейс управления между контроллером DLPC900 и матрицей DLP6500: параллельные шины данных/адреса/управления LVDS DDR и SPI.

Занимался ли кто этой задачей и есть ли протокол управления в каком-нибудь виде?
Потому что TI ничего не документируют по этому интерфейсу. 05.gif

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти