Перейти к содержанию

Ошибка симуляции корки ddr sdram контроллера

Всем здравствуйте !
Из example_top, сгенерированного мегавизард, создал проект в quartus 13.1. Проект успешно скомпилировался и разведён.
[attachment=110543:DDR_SDRAM_____.jpg]

Далее линком из quartus запускаю на симуляцию в questasim.
[attachment=110544:set_sim.jpg]
Test_bench, сгенерированн в мегавизард.
В симуляции иницализации вроде бы выполняется, я так понимаю проходит инициализация памяти, тестовая запись и во время тестового чтения всё переходит в неопределённое состояние, в результатене не вырабатывается сигнал init_done.
[attachment=110545:sim_gimp.jpeg]
[attachment=110547:sim_scale_gimp.jpeg]
1. Так нормально, больше ничего не добьёшся и нужно продолжать работать дальше или это признак неработоспособности корки?.
2.Может это связано с опеределённой версией корки и квартуса , 13.1 у кого как.
3. Как можно исправить поведение корки?.

Заранее благодарен! С Рождеством!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для публикации сообщений создайте учётную запись или авторизуйтесь

Вы должны быть пользователем, чтобы оставить комментарий

Создать учетную запись

Зарегистрируйте новую учётную запись в нашем сообществе. Это очень просто!

Регистрация нового пользователя

Войти

Уже есть аккаунт? Войти в систему.

Войти
Авторизация