kuzis 0 2 ноября, 2015 Опубликовано 2 ноября, 2015 · Жалоба Здравствуйте. Вопрос специалистам, работающим с Альтерой. Необходимо в квартусе синтезировать проект (некий макрос) для получения *.qxp, чтобы отдать его другим людям, чтобы они могли вставлять его в свой проект. Для того чтобы это получилось, нужно чтобы в отсинтезированном файле не было входных/выходных буферов на ножки. Квартус их вставляет сам. Как сделать так, чтобы он их не вставлял. В Xilinx это делается путем опции синтеза, а вот в квартусе я такой опции не нашел. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bogaev_roman 0 2 ноября, 2015 Опубликовано 2 ноября, 2015 · Жалоба Необходимо в квартусе синтезировать проект (некий макрос) для получения *.qxp, чтобы отдать его другим людям, чтобы они могли вставлять его в свой проект. Для того чтобы это получилось, нужно чтобы в отсинтезированном файле не было входных/выходных буферов на ножки. Квартус их вставляет сам. Попробуйте добавить директиву на все входные/выходные порты, для верилога, например, так: input [1:0] cpu0_id/* synthesis altera_attribute="-name VIRTUAL_PIN ON" */; А вообще, если требуется экспортировать партицию не топлевела, то там не должно быть никаких буферов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kuzis 0 2 ноября, 2015 Опубликовано 2 ноября, 2015 · Жалоба Я верилога не знаю, если честно. у меня VHDL. А там я такого атрибута что-то не нашел. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kuzmi4 0 2 ноября, 2015 Опубликовано 2 ноября, 2015 · Жалоба 2 Михаил_K attribute altera_attribute : string; attribute altera_attribute of cpu0_id: signal is "-name VIRTUAL_PIN ON"; Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться