MHB 0 7 февраля, 2014 Опубликовано 7 февраля, 2014 · Жалоба Подскажите, пожайлуста, как связать встроенный в Cylone5 процессор с FPGA частью? Пока нашел только с помощью Qsys. А может есть для этого какие-нибудь мегафункции? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
goodsoul 0 18 февраля, 2014 Опубликовано 18 февраля, 2014 · Жалоба Подскажите, пожайлуста, как связать встроенный в Cylone5 процессор с FPGA частью? Пока нашел только с помощью Qsys. А может есть для этого какие-нибудь мегафункции? Добрый день Добавить в проект инстанс HPS без QSys не получится. Альтера предлагает Qsys как основной инструмент системной интеграции и я, честно говоря, не вижу причин им не пользоваться. Он за вас сделает весь интерконнект, построит адресное пространство, согласует Avalon и AXI и пр. рутинную работу. Далее, когда вы сгенерируете проект, на основе системы собранной в Qsys будут сделаны хедеры с адресами вашей периферии. В общем не просто так Альтера все на Qsys завязала - этот инструмент делает много скрытой от ваших глаз работы, помогая без особого напряга перейти от разработки железа к разработке софта. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 18 февраля, 2014 Опубликовано 18 февраля, 2014 · Жалоба В общем не просто так Альтера все на Qsys завязала - этот инструмент делает много скрытой от ваших глаз работы, помогая без особого напряга перейти от разработки железа к разработке софта. Ой ли... Сделано всё не без глюков и весьма громоздко! К примеру, если вставить в проект СФ блок с интерфейсом AMBA AXI и подключить его к ddr3 контроллеру, то результат будет ужасен. Количество сгенерированного интерконнекта ужасает. Переход внутри будет такой: СФ блок(AMBA AXI) - Avalon MM - Avalon ST - Avalon ST - Avalon MM - DDR3. Так что не всегда универсализм - это хорошо. ;) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RoadRunner 0 29 апреля, 2014 Опубликовано 29 апреля, 2014 · Жалоба Я, пожалуй, немного реанимирую тему и присоединюсь к автору темы. Вопрос ИМХО принципиальный, можно ли работать с HPS как-нибудь попроще, без Qsys? Меня лично заботит только вопрос, как прокинуть AXI-интерфейс и прерывание между HPS и FPGA частями. Так что не всегда универсализм - это хорошо Воистину)) Тем более глюкавый универсализм. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 30 апреля, 2014 Опубликовано 30 апреля, 2014 · Жалоба ... можно ли работать с HPS как-нибудь попроще, без Qsys? ... Вообще без Qsys нельзя. Однако ничто не мешает создать проект в Qsys только с одним HPS(плюс некоторые вещи с клоками, без которых проект ругается) и остальное все вытащить наружу. Получится некий IP блок с HPS + минимальная обвязка. Дальше этот блок можно использовать по своему усмотрению: либо вообще вытащить в сторонний САПР в качестве black box, либо использовать как подпроект для другой системы Qsys, ну или как-то иначе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
