-
Постов
411 -
Зарегистрирован
-
Посещение
-
Победитель дней
1
Весь контент PorychikKize
-
Их есть у нас. Причем с разными ЦПУ (Intel, MIPS, SPARC).
-
Полностью согласен, тем более что опыт в этой сфере есть. Когда что-то случается, то разбор идет не по предыдущим разговорам, а по БУМАГАМ. Добавлю свои пять копеек. При разборе происшествия сослаться на то, что "левый" прибор ни при чем тоже не удасться. Всегда при желании можно написать в протоколе про несанкционированное воздействие несертифицированного прибора на бортсеть (силовую и информационную) с непредсказуемыми последствиями. И еще философское отступление. Люди хотят заработать денег, понимая при этом возможные последствия и благополучно плюя на все, кроме этих самых денег. Ведь расплачиваться-то своими жизнями за это (мягко говоря) раздолбайство придется не им. Возмите наставления экипажам самолетов. Каждый пункт в них - это не формальность, а чья-то жизнь. Давайте все-таки уважать правила (не путая их с бюрократией).
-
Интересно ... а нет возможность залить эти материалы на местный ftp???
-
Aldec + ISE 11.1
PorychikKize ответил dsmv тема в Среды разработки - обсуждаем САПРы
Библиотеки на Aldec-ке уже лежат... -
Мы проверяли. Работает.
-
Питание ПЛИС
PorychikKize ответил Styv тема в Работаем с ПЛИС, области применения, выбор
А можно чуть поподробнее относительно "балластных конденсаторов" и других тонкостей включения 4-ой и 8-ой серии? (я сейчас как раз рисую схему с использованием LTM8023)... -
сделал себе в текущем проекте несколько FIFO с помощью данной версии корегена (v4.1), пока никаких проблем не заметил...
-
to Юлия_Н: Интересная, конечно, вакансия. Жаль, что я весьма (пока) малый специалист в данной области. На данный момент я прослушал официальный Мегратековский курс по HyperLynx (с выдачей сертификата) и пытаюсь применить эти знания в реальном проекте разработки схемы и разводки п/платы DSP-процессора. sergeyip: извините, конечно, но Вы, видимо, просто не в курсе данной темы....
-
ISE 9.2 <> EDK 9.1
PorychikKize ответил KA_ru тема в Среды разработки - обсуждаем САПРы
но в то же время, на сайте Xilinx указано, что EDK_v9.2 не планируется. Поэтому с выходом новой версии ISE для пользователей EDK складывается странная ситуация........ -
Нужен программист TigerSharc-a в Зеленограде
PorychikKize опубликовал тема в Предлагаю работу
для программирования ADSP-201S в Зеленограде нужен программист. Есть работа и временная и постоянная. Удаленная работа не интересует. Желающим просьба откликнуться в личку, все вопросы - там. С уважением. Киже. -
COE файл
PorychikKize ответил Petrovich тема в Среды разработки - обсуждаем САПРы
мне наши программеры быстро слепили прогу, преобразующую специфический бинарный файл в *.coe (специфика бинарника - тип файла, а именно "*.ldr", вырабатываемый VisualDSP для TigerSharc-a) -
COE файл
PorychikKize ответил Petrovich тема в Среды разработки - обсуждаем САПРы
в datasheet к корке Block Memory Generator v2.4 (blk_mem_gen_ds512.pdf) на странице 28 указан формат текстового файла *.coe: (но только с поправкой, добавить надо запятые, по-моему): memory_initialization_radix = 16; memory_initialization_vector = 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F; -
PADS and Expedition_PCB
PorychikKize опубликовал тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
поставил ради попробовать обе программы. Сначала Expedition, затем PADS. PADS-овский конфигуратор стер из меню и с рабочего стола все ссылки на Expedition. Запустил конфигуратор последнего - тот наоборот, свои ссылки вернул, но стер все от PADS-a. А есть ли способ их видеть одновременно??? -
AHDL v7.2 SP2
PorychikKize ответил PorychikKize тема в Среды разработки - обсуждаем САПРы
Спасибо, вроде бы получилось! :) только пришлось чуть подправить (добавить ";"): print $fileHandle "use IEEE.STD_LOGIC_ARITH.ALL;\n"; print $fileHandle "use IEEE.STD_LOGIC_UNSIGNED.ALL;\n"; print $fileHandle "\n"; } -
AHDL v7.2 SP2
PorychikKize опубликовал тема в Среды разработки - обсуждаем САПРы
скажите, а можно ли как-нибудь настроить VHDL Wizard в AHDL, чтобы он автоматически указывал не только на "use IEEE.STD_LOGIC_1164.all", но и вставлял бы ссылки на "use IEEE.STD_LOGIC_ARITH.ALL" и "use IEEE.STD_LOGIC_UNSIGNED.ALL"??? -
сэнкс на ссылочку, но нужен круглый стальной разьем...
-
Пытаюсь запустить плату с ТигровымШариком TS201S. Полный .....хм.....облом!!! :-( Два вопроса. 1. Работа внутрисхемного эмулятора HPUSP-ICE. В конфигураторе все тесты успешно и стабильно (в том числе в циклическом режиме) проходят. Но при попытке открыть сессию последняя не открывается, идет сообщение о неопознанной ошибке и предложением проверить питание процессора и подключение к последнему эмулятора. По осциллографу процедура начального пуска вроде бы проходит нормально: - питание включается, Vdd_dram включается последним (Vdd_dram появляется через десятки миллисекунд после появления основных питаний; схема построена так, что импульсные источники основных питающих напряжений вырабатывают свой собственный сигнал PowerGood, который разрешает начало работы импульсника Vdd_dram) - после его включения начинается загрузка FPGA, с выхода которой на вход процессора подаются все остальные сигналы, в том числе и процессорный Reset; - процессорный Reset подтянут к GND резистором 500 Ом, т.е. только после загрузки FPGA снимается сброс на процессор; - во время Reset за счет резистора задается режим загрузки процессора из BOOT_EPROM по nBMS; - процессор после снятия Reset-a удерживает nBMS в нуле и выставляет 4*256 циклов nRD чтения начального загрузчика................... Собственно, пока на основании этой картинки я и делаю вывод об успешной начальной процедуре старта ADSP-TS201S. Но эмулятор - не пашет, а без него - тяжко. К тому же: 2. Пока содержимого Boot_EPROM у меня нет, т.е. на шину "процессор-FPGA "(через которую и идет общение процессора с загрузочной памятью и всей остальной периферией) последняя ничего не выставляет, ни ACK, ни данных никаких. По сути, в качестве программы начальной загрузки в процессор попадают все "1". Не может ли последнее обстоятельство сбивать процессор с толку так, что он отказывается работать с эмулятором? Или проблема в чем-то другом??? И еще вопрос. Так уж получилось, что сейчас с выхода FPGA на вход процессора поступает сигнал сброса Reset в виде двойного импулься: вначале, еще до до появления от блока источников питания сигнала PowerGood, появляется высокий уровень Reset-а (действует до окончания загрузки FPGA), затем после загрузки FPGA выставляется импульс Reset-a низкого уровня (с нужными уровнями strap-пинов, в том числе и nBMS="0") и длительностью ~3ms, и после этого начинается раскрутка процессора (по осциллографу). Вопрос: может ли каким либо образом повредить процессору такой двойной сброс, или ему это без разницы? Дело в том, что на одной из двух плат я данную проблему двойного сброса решил, но, похоже, на проблему подключения к эмулятору это никак не повлияло. Буду премного благодарен (в пределах разумного, хе-хе :-) ) за любые советы и предложения.
-
Большой сэнкс, теперь все получилось! :-)
-
А не можете ли выложить и используемый в форматках шрифт? А то с моим - кок-то не все в порядке....
-
Увы, не помогает. При выборе в качестве шрифта Arial после DxPDF (и в DxD и в DxPDF) русские символы не отображаются. А при выботе в качестве труетайповского шрифта GOST_A (и в DxD и в DxPDF) русские символы в DxD отображаются нормально, а вот Acrobat, запускающийся сразу после DxPDF пишет, что не может найти шрифт GOST_A. Может быть где-то в ini-файлах Mentor-а надо явно прописать полные пути до нужных шрифтов? (кстати, переустановка более свежей версии Acrobat-а ме помогла...) да, я думал об этом, и даже составил себе табличку с отклонениями. Ноп уж лучше (на мой взгляд) мирится с отклонениями в пределах миллиметра (при использовании сетки 0.001inc ), чем рисковать непопаданием символов в сетку...
-
Попробую и я, прочитав соседнюю ветку, дать себя убедить в этом. Ибо в начале освоения DxDesigner-а я столкнулся с неправильной его работой в метрической сетке (символы после их создания и повторного вызова вдруг начинали непопадать в сетку). Из-за этого перешел на сетку 2.54 Попробую разобраться, в чем слысл сетки 2.5 .............. Кстати, почему-то у меня не работает процесс "DxPDF -> Acrobat", последний пишет, что не видит фонта "GOST type A", и в итоге в сгенереном PDF-файле схемы вместо русских символов какая-то каша... А за новые форматки - большой сэнкс! :-)
-
Тогда еще вопрос: а как отредактировать поля форматки? Или: в каком месте какого документа об этом можно прочитать?
-
Спасибо! Вот только никак не могу понять, как их втянуть в центральную библиотеку?
-
форматки А1...А4
PorychikKize опубликовал тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
Поделитесь, приз, у кого есть готовые гостовские форматки (sheet) с размерами от А1 до А4 (1-й и 2-ой листы) для DxDesigner-a??? -
Хм. А если cell рисовать в миллиметрах и разводить тоже в них, то проблем с совместимостью не возникнет? Да и потом, когда новая исправленная версия выйдет, то не придется ли перерисовывать библиотеки?