elantra

У меня этот сэмпл пак не заработал от воронежского кабеля. Пришлось брать ЮСБ кабель от Хилинх. Там еще нужно будет шить флэш а ее все равно воронежем нельзя прожечь. Для выбора моды есть места для перемычек. Я что-то там соединял. Но мне нужно было отключить флэш вообще и загружать ФПГА по ЖТАГу.

Надо ставить добавку поддержки китов. поищи на AD. И скачай свежий мануал на кит и аппликейшены. Там должно быть написано. Там (на ките) запускается монитор из флэши и он обменивается по rs-232. Но лучше все-таки использовать эмулятор (внутри процессора) EZ-ICE. А то через RS-232 тоскливо отлаживать.

Лучше 20". Но не все видеокарты держат 1600х1200 в DVI. У меня такое было. Менял Видеокарту. Была Не дешевая. Дергалось изображение. На ВГА выходе было нормально.

Мы тоже столкнулись с обеими проблемами. Решение: 1 Тюном не польземся. 2 Часто используем режим выключенного DRC

Ну тюн у Экспедишена диф пар мягкоговоря кривоватый. Пришлось делать руками. Но очень помогает рукам. Мы нашли как Экпу объяснить равенство цепей через формулы, но может fill раскажет как это сделать. А по поводу соединения в цепь все нормально. Посмотри здесь в конфе. fill хорошо указывает как сделать так чтобы это работало.

Учитывает ли CES при вычислении длинны пин пэйров длинну переходного отверстия(эксперимент показал - не учитывает)? Или его можно заставить учитывать. Гиперлинкс их при расчете учитывает - и разница приличная. Мне нужно согласовать длинну проводника 10 милс , а преходное 60-70 милс. И как передать в гиперлинкс правильно пирог платы(по умолчанию предаются не весь)? Как передать в гиперлинкс высвобождение в плэйне под переходное. В реальности они разные, а в ГЛ все одинаковые - какое напишешь:))

Мы делали так - у каждой цепи транзистора по два вывода рядышком. при рисовании схемы подсоединяешь оба. Иналадчику понятнее будет.

Мы как раз доразводим INTEL IXP465 с DDR266(немножко попроще чем у Вас), так в аппликушнике от Интел эта длина дана. В IBISе мы ее не нашли. Дальше возникает проблема объяснить эту длину КАДу.

Обратитесь в эрикон-софт. У них в Питере контора(завод) мы у них прессуем. Сам адреса не знаю - мое дело разработать. Мы - в Москве.

Теадропы хороши(нужны) для переходных для защиты от смещения отверстий. А площадки от проводников куда могут сместиться? А вот при смещении маски шарики могут утянуться на теадропы

Надо создать pin pair (участки между пинами элементов) и выравниватьуже их.

Там в проекте еще куча всяких:)) микросхем. Для прозрачности большую часть платы я выкинул, чтобы сконцентрироваться на главном (проект слишком большого размера-тяжело пересылать)

5. Для проверки я провел дифф парой сигналы А19,А20(нет резисторов, сразу на внутренний слой, длина приличная) - результат тот же.

Спасибо за обстоятельное объяснение. 1. К сожалению в требованиях Интела написано именно 10 th. 2. Учтем 3. Попробуем обойти 4.Если я правильно понял: разрешить все способы прокладывания и не ограничивать геометрию змейки 5. КРайние слои пока не до конца настроены. Меня пока в первую очередь интересует 3-ий слой(с ним экспериментирую). Правильно ли я понимаю: В CES отображается волновое сопротивление на разных участках через ";"? А 100 Ом у меня осталось от экспериментов. В layer stackup считаются одни значения а в CES применение этих параметров дает другие значения (кому верить). Сейчас нахожусь в процессе сравнения этих значений с посчитанными по формулам. Насчет ограничений: интел в своей плате для разработчиков не выполнил эти ограничения и написал эррату, в которой рекомендует использовать аппаратную коррекцию ошибок(обязательно). Мне на эти грабли наступать не хочется, хотя аппаратная коррекция будет. 6. Это следующий этап. Я еще не разобрался как подключать IBIS модель от интела и микрона(Если не получиться разобраться - задам вопрос).

Отправил Вам проект по почте. По- возможности вычистил все лишнее. help и pdf доки читали. Сделали вроде в соответствии с ними.