prostoRoman

Я не спорю с синхронизацией) Меня лишь интересовало как использовать те или иные специальные возможности. Для этого нужно знать как они работают, желательно знать и возможные подводные камни. На примере того же DEV_CLRn: если он чисто аппаратный и без вариантов сбрасывает триггеры (из описания вроде так), тогда 1. никакого дополнительного учёта ф-ции сброса в коде не требуется by design; 2. остаётся (?) проблема метастабильности. Если DEV_CLRn использовать как Вы привели пример, то в чём тогда физический смысл отдельной функции DEV_CLRn? Это ещё один глобальный вход, использование которого нужно описывать в коде (что противоречит докам)?

1. По коду: за счёт неблокирующего присваивания сигнал сброса снимется лишь на втором posedge clk_dst? (смущает коммент else // if !rst_dst) 2. По сути: получается для борьбы с метастабильностью нужно в каждом тактовом домене пробросить сигнал DEV_CLRn через синхронизатор, при этом смысл выделенного входа теряется (подойдёт любой другой), правильно понимаю?

Так он жёстко подаётся на сброс (и триггер сбрасывается не зависимо ни от чего) или это всё же нужно разрешить (HDL'ом) для каждого триггера индивидуально?

Здравствуйте, коллеги! Может осеннее настроение натолкнуло на такую мысль, но всё же) У всех у нас есть некий багаж знаний, которые мы накопили или из чужого опыта, либо из своего собственного. Это знание и/или понимание неких "фишичек", ньюансиков, мелких деталек. И это именно то знание, которое отличает новичка от гуру своего дела. Теперь конкретно, как для новичка, на примере ХС1: какие есть рекомендации, особенности по использованию специализированных выводов и выводов со спец.функциями? Какие привелегии имеют выделенные входы INPUTx над остальными I/O? Как их лучше использовать (reset, enable всякие, тактовые)? И почему? Или сбросом by-design является опциональная ф-ция I/O152 DEV_CLRn? Триггеры сбрасывает, а блоки памяти? И в ногах тоже? И direction-триггеры тоже? То же касательно I/O153 DEV_OE. Приоритет, наверное, высший. Но почему это не доп.ф-ция одного из INPUT'ов (было бы логичнее, наверно)? Чем выделенная доп.ф-ция лучше, чем тот же функционал, заложенный в прошивку? Такие вот детали) Спасибо! ПС: Я думаю концептуально такие фишки есть не только в этом семействе ПЛИС и не только у этого производителя ПЛИС (Альтеру имею в виду, но у воронежцев могут быть свои скелеты в шкафу))). UPD: как эти спец. возможности учитываются при разработке (т.е. галочку поставить это одно, а как тот же DEV_CLRn проходит в триггры?) и описываются в HDL? =)

Respect!

Думаю это вопрос времени и набитых шишек. Может перейдут на керамику - исходя из отзывов. А так кристалл-аналог циклона-3 у них есть, а там уже без БГА совсем туго. Возможно потому решили потренироваться на флексе, чтобы с меньшими проблемами перейти на аналоге EP3C55 (5578тс06) на БГА.

Спасибо Вам и Павлу Юрьевичу! Нужно уточнить, но впечатление такое (видна печать МНИИРИП), что уже можно закладывать в разработки.

из 60 мм минус 10 мм на разъём (СНО-58) и в оставшийся сантиметр с двух сторон от м/с удалось втиснуть мелкую керамику. Так что место осталось, да что толку?

Нет, ПП - стандартная прямоугольная ячейка 170*60 мм примерно. Габариты 10 контактной вилки JTAG по площади сильно меньше габаритов м/с!))) Если уже совсем тесно, можно посмотреть на что-то типа СНП391 (шаг 1,27 мм).

Да вот не скажите... Например, у Миландровского АЦПВТ в LCC в ТУ есть ссылка на ОСТ, по которому эту керамическую м/с следует паять на керамическую же плату... Далее, шарики - это не только габариты, но и кол-во выводов, это меньшие паразитные параметры, это и технологичность. Сейчас есть планарные корпуса в 304 вывода у ПЛИС и 352 вывода БМК - это те ещё монстры, и такие корпуса представляют собой проблему при монтаже и при разработке ВЧ-схем. С ударами и вибрацией - проблем вроде бы нет, есть проблемы с циклической климатикой, НО на фото корпуса на основе текстолита, а не керамики, потому и вопрос - есть ли тут проблемы? Может у этих изделий урезанный температурный диапазон или высокое тепловое сопротивление... А ещё шарики - это JTAG, а этого пока удавалось избегать... П.С. кстати, про габариты: как-то я заменял схему из пяти десятков корпусов логики на нескольких МПП на ПЛИС+буферы. Так вот, с 5576ХС2 не сложилось, а 5576ХС1Т в 240 ног еле-еле влезла в габариты платы! При этом на плате в целом весьма свободно.

Честно сказать нет - лень. Наводил порядок - нашёл в одном из пакетиков вот этот листочек, прихваченный на ЭЭ на стенде ВЗПП-С (емнип, да и лиготип на корпусе м/с). Я свою разработку закончил, новой пока не предвидится... Да и не знаю как мои технологи отнесутся к отечественной BGA... Но вот наличие приёмки (в перспективе) интересно.

Кто что знает о 5576ХС1Я и 5576ХС4Я в SMD-шных корпусах BGA380?

Или не позволит. LVDS выход - узкоспециализированная схема, с рабочими параметрами, регламентированными в районе 644 стандарта. Нет оснований полагать, что это идеальный источник тока и он будет стабилизировать одинаково хорошо и при расчётных 1,25+/-0,2 В и при около нулевых напряжениях или около питающих. Т.е. хак может и возможный, но очень грязный. Топикстартеру могу рекомендовать любое "стандартное" подключение светодиодных матриц - от буферов на рассыпухе, до специализированных микросхем. Использовать выводы ПЛИС можно, но с осознанием сопутствующих ограничений, причин, по которым приходится на них идти, и методов обхода этих ограничений.

Отчего же не понятно? Ток - розовая линия, по вертикали 0,6А/клетка, по горизонтали 100 мкс/клетка. Из практики бывает ток и более 2А, от температуры тоже зависит, но подробно этот вопрос я не исследовал. "Пусковой ток" - это баг этого типа м/с, проявляющийся в определённых условиях, и его просто надо учитывать при разработке.

А вот со стороны становится уже не совсем понятно, чего именно Вы хотите: 1. Найти спеца под проект - так и спросите кто готов и за сколько, очень примерно обозначьте объём работ и критерий её выполнения. 2. Постараться самому переработать вычислитель - так Вам уже посчастливилось найти описание нескольких микросхем серии. Берите его, проверяйте (как угодно, по любым источникам, в т.ч. сличением сигналов на живом вычислителе), "рисуйте схему", шейте в ПЛИС, смотрите что будет (для этого совершенно не обязательно ставить её в станок!, столкнитесь с самыми первыми граблями. Даже "вроде бы работающему" устройству не нужно сразу доверять "деталь за лям" - подайте на него входные сигналы и сличайте выходные другой или этой же плис) 3. Эмулятор ли на "проце" или на ПЛИС - вопрос чисто технический и все проблемы отладки и верификации работы вычислителя сохраняются, но при всём уважении к des00 в конкретно обозначенной задаче лично я не считаю, что отладка эмитации работы вычислителя на эмитаторе проца на другом проце будет существенно проще. Тут бы больше информации о важности времянки. В любом случае у Вас должно быть некое пространство для манёвра - финансовые средства, время, доступ к оборудованию, обеспечение отладки и тестирования нового вычислителя. ВСЕ эти возможности у Вас должны быть в том или ином, достаточном, количестве. Это должны понимать лично Вы и Вы должны донести это знание до Вашего начальства, если оно этого ещё не осознаёт. Всё остальное вопрос расстановки приоритетов и оценки сил и ситуации.

+1. Но, видимо, всё будет не так просто: 1. Нужно описание ВСЕХ используемых в приборе схем, а это: а) нужно искать информацию о их внутреннем устройстве; б) и/или кропотливо заниматься исследованием их работы с осциллографом, лог.анализатором и лог.генератором, и создавать модели самостоятельно. 2. У найденных моделей нужно проверить корректность и полноту описания. 3. Учесть физику работы реальной схемы (гличи, RC-цепочки и т.п.).

Костыль - это всегда плохо! Позже, пообщавшись на семинаре в НИИМЭ со специалистом, он предположил, что это эффект работы схемы защиты от статического электричества и, судя по всему, так оно и есть, и тогда пик потребления при подаче питания неустраним by-design. Более мощный источник или менее чуткая схема защиты от перегрузки (в частном случае - импульсный источник) решает проблему. И в м/с 14го года эта проблема или "проблема" тоже есть...

Разумно. Си принципиально для другого предназначен - controlflow против dataflow. Поэтому если и можно писать на Си, то с очень сильно огладкой на целевую платформу (нелепо же будет без надобности, а просто потому, что можно использовать long long double на каком-нибудь pic12...)

В рамочку и на стену. Пример - Миландр: пытаются сделать свою собственную ПЛИС, со своей архитектурой. И что? Чип уже давно есть, а зашить в него нечего. Взялся бы миландр вместо этого всего копировать импорт, думаю второй циклон взяли бы с первого раза и не напрягаясь - эти умеют (или знают у кого заказывать ;).

Да, я вот по косвенным признакам тоже догадываюсь, что производство м/с сейчас пытаются полностью перетащить в РФ. Тому много аргументов: неимоверный рост цен (на порядок) на новоразработанные м/с, глубокий уклон в рад.стойкость, "странные" технологические параметры и их изменение, длительные сроки освоения производства.

про софт : студенческие разработки это одно, а индустриальный стандарт другое - не надо сравнивать. Как сравнивать GCC или ICC со студенческими курсовыми поделками. Про экономику производства м/с очень хорошо расписано на хабре. Можно начать с BarsMonster'a... Статьи три очень приличные я читал, с прикидом порядка цен даже. Если кратно - нормы до 250 нм мы и сами как-то можем, процентов на 80-90. Меньше, напрмиер 90нм микроновские - всё только покупное и "техосмотр" силами иностранных специалистов. upd: ответ на вопрос, почему производители секретят внутренне устройство ПЛИС лежит на поверхности... // не смог найти картинку с посланием на кристалле "вы уже близко" ;)

А Вы, пардон, хорошо осведомлены о возможностях этого софта? Я с 5578 не работал, а для серии 5576 есть аналогичный (судя по наименованию) софт, способный лишь конфигурировать режимы работы выводов и резисторов подтяжек. Это, простите, поправить пару сотен битиков в прошивке тривиальным образом. И это, простите, лишь кострация возможностей оригинальной среди разработки. Тогда как и сам чип, мягко скажем, не сильно оригинального дизайна. И продавать его они могут лишь оттого, что программировать их чип можно подходящим сторонним софтом, который они НЕ писали, таким софтом, который совсем не тривиальный! Сложность разработки которого сотни, а то и тысячи человеко-лет, миллионы и миллиарды долларов! А воронеж в прямом смысле наживается "на спичках" - на конфигурации "расширенных функций портов". Это если я всё правильно понимаю. А то, может, они и квартус за собственную разработку выдают? Как Вы, возможно, знаете в нашем впк это устоявшаяся практика - продавать линукс, QNX и т.д... Поэтому в ответ на Ваш вопрос могу сказать, что вполне удобную и функциональную табличную конфигурилку портов я бы сделал за стоимость лишь одного чипа. Для самого воронежа эта сумма просто растворяется в ошибках округления стоимости ОКРа...

По ценам - конечно это дичь... Особенно для "Инструментарий...". Такое впечатление, что "Инструментарий ..." они хотят отбить с одной продажи. 5576ХС{1,2} стоили порядка 10тыр штучка. _4afc_, а сколько стоит их ПЗУшки? 5578РС..?

не-не-не, тут Вам не там... это Вам не STM. В лучшем случае сэмплы по договору С ВОЗВРАТОМ! Срок поставки обычно до года. Вы им позвоните, что в телефон не скажут - официальным письмом напишите. М/с ещё совсем новые, инфы мало...

Пожалуйста. Тут ещё интересное я заметил: в документации они пишут что чип аналог такого-то (приводят точную модель импорта) с, наверное, самым низким возможным speed_grade'ом. При этом, по опыту одного очень простого проекта на ХС1Т, чип пахал на в два раза более высокой частоте во всём диапазоне температур. (цель 48, дизайн 56, работал на 100 (а более высокочастотного генератора нету;) ) Ещё оригинальные чипы в BGA корпусах, а наши 084 и 094 в планарных - тут тоже нужно быть внимательным (это и питание и вч сигналы).