bm_soe

Уважаемые Muxamor!! Для MAIN_PREACT это требуется применять любые часы на ИПД интерфейс? Есть PCLK необходимы? В настоящее время мы не приводя никаких CLK и Frame syncs! Пожалуйста, сообщите нам значение следующее: 16384, / * частота * / TIM_REF_CLK_IN_8192KHZ, / * refclkin_freq * TIM_DATA_CLK_8192KHZ, / * * refclkout_freq / TIM_DATA_CLK_8192KHZ, / * refclkout_freq *

Здравствуйте Muxamor!! Вот настройки для Channel_0: CFG_SYM_DSL_MODE cfg_sym_dsl_mode0 = { STU_R, TERMINATOR, SHDSL, NORMAL_MODE, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00 }; CFG_GHS_MODE cfg_ghs_mode0={ GHS_TRNS_00, STARTUP_LOCAL, PBO_NORMAL, PMMS_NORMAL, EPL_DISABLED, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, }; CFG_CAPLIST_SHORT_VER_2 cfg_caplist_short_ver_2_0={ SHDSL_CLK_MODE_3a, /* clock_mode */ ANNEX_A_B, /* annex */ SYM_PSD, /* psd_mask */ 0x00, /* pow_backoff */ 192 , /* base_rate_min */ 2304, /* base_rate_max */ 2368, /* base_rate_min16*/ 3840, /* base_rate_max16*/ 768 , /* base_rate_min32*/ 5696, /* base_rate_max32*/ 0x00, /* sub_rate_min */ 0x00, /* sub_rate_max */ PMMS_OFF, /* enable_pmms */ 0x00, /* pmms_margin */ 0x01, /* annex_efm*/ 0x00, /* rsvd1 */ 0x00, /* rsvd2 */ 0x00, /* rsvd3 */ 0x00, /* octet_no_0 */ 0x00, /* octet_val_0 */ 0x00, /* octet_no_1 */ 0x00, /* octet_val_1 */ 0x00, /* octet_no_2 */ 0x00, /* octet_val_2 */ 0x00, /* octet_no_3 */ 0x00, /* octet_val_3 */ 0x00, /* octet_no_4 */ 0x00, /* octet_val_4 */ 0x00, /* octet_no_5 */ 0x00, /* octet_val_5 */ 0x00, /* octet_no_6 */ 0x00, /* octet_val_6 */ 0x00, /* octet_no_7 */ 0x00, /* octet_val_7 */ 0x00, /* octet_no_8 */ 0x00, /* octet_val_8 */ 0x00, /* octet_no_9 */ 0x00, /* octet_val_9 */ 0x00, /* octet_no_10 */ 0x00, /* octet_val_10 */ 0x00, /* octet_no_11 */ 0x00, /* octet_val_11 */ 0x00, /* octet_no_12 */ 0x00, /* octet_val_12 */ 0x00, /* octet_no_13 */ 0x00, /* octet_val_13 */ 0x00, /* octet_no_14 */ 0x00, /* octet_val_14 */ 0x00, /* octet_no_15 */ 0x00 /* octet_val_15 */ }; CFG_SDI_SETTINGS cfg_sdi_settings0={ SDI_TDMCLK_TDMSP_TDMMSP, /* input_mode */ SDI_TDMSP_TDMMSP, /* output_mode */ 0x0800, /* frequency */ 0x0800, /* payload_bits */ 0x30, /* frames */ SDI_NO_LOOP, /* loop */ SDI_NO, /* ext_clk8k */ SDI_DPLL4IN, /* dpll4bclk */ 0x00, /* refclkin_freq */ 0x00, /* refclkout_freq */ }; CFG_SDI_TX cfg_sdi_tx0={ 0x00000000, /* data_shift */ 0x00, /* frame_shift */ 0x01, /* sp_level */ 0x01, /* sp_sample_edg */ 0x01, /* data_sample_edg */ 0x00000093, /* lstwr_1strd_dly */ 0x03, /* slip_mode */ 0x00, /* rsvd1 */ 0x00, /* align */ 0x00, /* rsvd3 */ }; CFG_SDI_RX cfg_sdi_rx0={ 0x00000000, /* data_shift */ 0x00, /* frame_shift */ 0x01, /* sp_level */ 0x00, /* driving_edg */ 0x00, /* data_shift_edg */ 0x00000093, /* lstwr_1strd_dly */ 0x03, /* slip_mode */ 0x00, /* rsvd1 */ 0x00, /* rsvd2 */ 0x00, /* rsvd3 */ }; CFG_EOC_RX cfg_eoc_rx0={ 4096 /*max_num_bytes*/ }; И вот это для Channel_3: CFG_SYM_DSL_MODE cfg_sym_dsl_mode3 = { STU_C, /* mode */ TERMINATOR, /* repeater */ SHDSL, /* standard */ NORMAL_MODE, /* rsvd0 */ 0x00, /* rsvd1 */ 0x00, /* rsvd2 */ 0x00, /* rsvd3 */ 0x00, /* rsvd4 */ 0x00, /* rsvd5 */ 0x00, /* rsvd6 */ 0x00, /* rsvd7 */ }; CFG_GHS_MODE cfg_ghs_mode3={ GHS_TRNS_00, STARTUP_FAREND, PBO_NORMAL, PMMS_NORMAL, EPL_DISABLED, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, }; CFG_CAPLIST_SHORT_VER_2 cfg_caplist_short_ver_2_3={ SHDSL_CLK_MODE_3a, /* clock_mode */ ANNEX_A_B, /* annex */ SYM_PSD, /* psd_mask */ 0x00, /* pow_backoff */ 192 , /* base_rate_min */ 2304, /* base_rate_max */ 2368, /* base_rate_min16*/ 3840, /* base_rate_max16*/ 768 , /* base_rate_min32*/ 5696, /* base_rate_max32*/ 0x00, /* sub_rate_min */ 0x00, /* sub_rate_max */ PMMS_OFF, /* enable_pmms */ 0x00, /* pmms_margin */ 0x01, /* annex_efm*/ 0x00, /* rsvd1 */ 0x00, /* rsvd2 */ 0x00, /* rsvd3 */ 0x00, /* octet_no_0 */ 0x00, /* octet_val_0 */ 0x00, /* octet_no_1 */ 0x00, /* octet_val_1 */ 0x00, /* octet_no_2 */ 0x00, /* octet_val_2 */ 0x00, /* octet_no_3 */ 0x00, /* octet_val_3 */ 0x00, /* octet_no_4 */ 0x00, /* octet_val_4 */ 0x00, /* octet_no_5 */ 0x00, /* octet_val_5 */ 0x00, /* octet_no_6 */ 0x00, /* octet_val_6 */ 0x00, /* octet_no_7 */ 0x00, /* octet_val_7 */ 0x00, /* octet_no_8 */ 0x00, /* octet_val_8 */ 0x00, /* octet_no_9 */ 0x00, /* octet_val_9 */ 0x00, /* octet_no_10 */ 0x00, /* octet_val_10 */ 0x00, /* octet_no_11 */ 0x00, /* octet_val_11 */ 0x00, /* octet_no_12 */ 0x00, /* octet_val_12 */ 0x00, /* octet_no_13 */ 0x00, /* octet_val_13 */ 0x00, /* octet_no_14 */ 0x00, /* octet_val_14 */ 0x00, /* octet_no_15 */ 0x00 /* octet_val_15 */ }; CFG_SDI_SETTINGS cfg_sdi_settings3={ SDI_TDMCLK_TDMSP_TDMMSP,/* input_mode */ SDI_TDMSP_TDMMSP, /* output_mode */ 0x0800, /* frequency */ 0x0800, /* payload_bits */ 0x30, /* frames */ SDI_NO_LOOP, /* loop */ SDI_NO, /* ext_clk8k */ SDI_DPLL4IN, /* dpll4bclk */ 0x00, /* refclkin_freq */ 0x00, /* refclkout_freq */ }; CFG_SDI_TX cfg_sdi_tx3={ 0x00000000, /* data_shift */ 0x00, /* frame_shift */ 0x01, /* sp_level */ 0x01, /* sp_sample_edg */ 0x01, /* data_sample_edg */ 0x00000093, /* lstwr_1strd_dly */ 0x03, /* slip_mode */ 0x00, /* rsvd1 */ 0x00, /* align */ 0x00, /* rsvd3 */ }; CFG_SDI_RX cfg_sdi_rx3={ 0x00000000, /* data_shift */ 0x00, /* frame_shift */ 0x01, /* sp_level */ 0x00, /* driving_edg */ 0x00, /* data_shift_edg */ 0x00000093, /* lstwr_1strd_dly */ 0x03, /* slip_mode */ 0x00, /* rsvd1 */ 0x00, /* rsvd2 */ 0x00, /* rsvd3 */ }; CFG_EOC_RX cfg_eoc_rx3={ 4096 /*max_num_bytes*/ }; И некоторые другие параметры: sdfe_Send_Aux_Msg (pDev, CMD_WR_REG_AUX_SDI_IF_SEL_0, 0x00); sdfe_Send_Aux_Msg (pDev, CMD_WR_REG_AUX_SDI_IF_SEL_3, 0x03); sdfe_Send_Aux_Msg (pDev, CMD_WR_REG_AUX_AUX_IF_MODE, 0x82);

Привет всем! Я работаю с Infineon SDFE-2 v2.2 чип. По UMPR, я Channel_0 как НТУ и Channel_3 как LTU. Можно ли создать таким образом? Теперь я отправить команду CMD_CONNECT_CTRL (MAIN_PRE_ACT), и я получил ACK_CONNECT_CTRL (MAIN_PRE_ACT), и рассчитывает на NFC_CONNECT_CONDITION (GHS_TRANSFER. Но этого не произошло со мной. Любая Может помочь мне в этой связи.