Ed2000

Всё в Зеленограде с PDK странно. Для сравнения.. Тайваньские компании UMC и TSMC выпустили первые релизы PDKs для 0,18 мкм КМОП аж в 1999 г. Они (PDKs) были тут же доступны напрямую или через MOSIS и Europractice для MPW прототипирования со сроком изготовления -- 8 недель.

А не пробовали рассматривать другие варианты? Например, другие ВУЗы, где есть (и обучают) Cadence?

А какие курсы конкретно вас интересуют?

Прекрасно идет.

Понадобилось использовать Neocell в RHEL5. Не работает... Точнее встраивается в IC5141 корректно, но при вызове оттуда пишет: "/path/NeoCell/bin.linux/cedit: relocation error: /path/NeoCell/external/windu/lib.linux_i32/libwinsock50.so: symbol h_errno, version GLIBC_2.0 not defined in file libc.so.6 with link time reference" Посмотрев по различным форумам решения так и не нашел. Может кто уже пробовал такое сочетание? *** PS! 1) По данным сайта компании Cadence Neocell поддерживается только до RHEL4. 2) Подобная проблема обсуждалась на форуме Cadence: http://www.cadence.com/Community/forums/p/12006/16398.aspx Но там не говорится о найденном решении. :05:

Какой программой или скриптом можно сконвертить рисунок (скажем логотип) в формат gdsII?

Возвращаясь к теме... RE: > Кремниевые заводы, Кто где делает свои кремниевые проекты? Ответ: UMC 0,18 мкм AMIS 0,35 мкм

AMS Methodology Kit. Что это такое? Просто набор программ для проектирования смешанных схем (mixed-mode)? Где можно почитать, посмотреть по этому поводу что-нибудь, уместное желательно к последней версии.

г.Москва МИФИ: каф. Электроники, каф. Микроэлектроники, каф. Измерительных систем -- www.mephi.ru

А проектироуется что-то дискретное или интегральное?

1. А нет ли у вас работы в Москве? 2. Укажите пожё хотя бы грубо потолок по зарплате, который вы могли бы предоставить продвинотому дизайнеру с большим опытом по перечисленному.

Существуют ли где-нить в открытом доступе Verilog-A библиотеки аналоговых блочков? М. кто знает?

А что такое magnification? Я бы добавил.... Что с новым IC6 работать можно и нужно и мы уже работаем (например на CMOS 0.045 ... 0.18 um) У 6-го 3 уровня (L,XL и GXL) Напоминает 5-й только L. XL и GXL напоминают 5-й в смеси с NEOLINEAR (Neocircuit and Neocell) products, купленными Каденсом

Можете пообщаться на предмет разработки с нашей небольшой группой Запросы пишите на мой e-mail

СОВЕТ! Посмотрите за последние годы US патенты с автором из TI -- Vadim Ivanov.

0.18 появилась у UMC в 1999 году. Так что на Микроне лет через 8 достигнут уровня отработанной к 2007 г. Тайваньской технологии! :crying:

Вам логично пообщаться с 1) Europractice (www.europractice.com) или 2) MOSIS (www.mosis.com) или 3) любая подобная организация -- их много по всему миру...

1. Есть стандартные средства конвертации из CDBA в OA 2. Серьезные DKs конвертятся с Warnings поэтому им доверять можно будет на 100% только после выпуска соответствующего DK самим fab-ом ...

Я не совсем понял комментария. Я о 2-3 месяцах вообще не писал. Более того те, кто знают, что такое тестирование -- не напишут, что 2-3 месяца длинный срок. Хотел бы уточнить, что в нашем случае важно в целом сократить цикл проектирования, изготовления (жестко задано тех процессом) и лаб. тестов до разумного минимума и с разумной степенью параллелизма работ! Однако пока не оценен промежуточный результат платить за новое прототипирование не эффективно. :07:

1. В mosis или europractice влезайте через университеты. Дешевый путь раз и готовые молодые кадры два... 2. От пробных партий до сертифицированной технологии огромный путь... !

У меня есть опыт разработки аналоговых (и отчасти смешанных) чипов для физического эксперимента. Time-to-market сильно зависит от сложности чипа! Статистически например для экспериментов в ЦЕРНе (Швейцария) тратилось от 1 до 30 итераций (прототипов). Максимум приходится примерно на 4-5 редизайнов. Это данные последних 5-7 лет. (У меня где-то был соответствующий обзор). Сейчас при работе с западными фабриками удается на итерацию закладывать с пол-года. Из них 2-3 месяца на проектирование и топологию и 3-4 месяца на изготовление, корпусирование и лаб. тесты. Но, конечно, время на отдельную итерацию чипа сильно зависит от сложности чипа!

Я бы добавил тогда уж и: www.europractice.com Кстати там же можно найти и цены... И по-моему они ниже чем на предприятиях РФ

http://www.eldep.mephi.ru/uspehi.html

Часть документов конечно на русском, но вот какие я точно не знаю... (все нет времени посмотреть!) См. прилагаемый файл. Там оглавление. (Общий объем более 7 Gb.) УТОЧНЯЙте ... Список хороший, в смысле большой! java script:emoticon('', 'smid_7') Если это материалы на русском, то с удовольствием прочитал-бы их все. Возможность выбора из списка ограничена моими умственными способностями: ни как не могу понять о чем идет речь в каждом из предлагаемых документе. Возможно все пояснено в файлах с расширением txt? Если это так, то нельзя ли их выложить?

А нельзя ли выложить Cadence Webinars по проектированию IC?