[Шаманъ 0]

Интерес может возникнуть в процессе выкладывания результатов, и эта тема подходит, но лучше выложить в тему по генераторам, например, сюда: http://electronix.ru/forum/index.php?showt...14&hl=Temex

ОК. Выложу туда.

 

Теперь по теме. Раздумывал на тему, как упростить синтезатор при сохранении параметров первоначального варианта (для начала ;)). Пришел к нескольким вариантам, которые обходятся совсем без умножителя (замечу, что одна из моих проблем слишком шумные ФД в имеющихся ADF4002/ADF4106, чтобы можно было на них умножить опору "напрямую", например, как предлагалось в варианте с подмешиванием DDSа смесителем с фазовым подавлением зеркалки), или позволяют обойтись минимальной фильтрацией умноженной опоры. Кроме того есть возможность "обойти" плохие соотношения частот DDSa (Fout=Fclk/n). Вариант несколько необычный, потому прошу прокомментировать - может быть я где-то в своих рассуждениях ошибся:

 

 

 

Как я понимаю коэффициент умножения спуров ДДС до выхода ГУНа будет около 1 (точнее Ndds*K/(R*Ndds-K)), коэффициент умножения шумов опоры и ФД до выхода ГУНа будет R*Ndds*K/(R*Ndds-K), где K=3 (делитель перед смесителем), R=3..5 (делитель после ДДС), Ndds - коэффициент деления ДДС (11.9..6.3, 5.3..5.2, 4.9..4.7). Частота на выходе: Fvco = Fo*R*Ndds*K/(R*Ndds-K).

 

Частота сравнения ФД в этом варианте 5.5..11МГц, поэтому его шумы приведенные к выходу ГУНа получаются минимум на 10log(60/11)=7дБ меньше, чем в обычной ФАПЧ с умножением опоры 60МГц до частоты ГУНа (шумы опоры естественно умножаются как обычно - "вечного двигателя" здесь нет).

 

Вариация на тему такой схемы - можно поменять местами смеситель и делитель на три (это выгодно с точки зрения переноса делителя в м/сх ФАПЧ). В таком варианте потребуется опора на 180МГц, но в отличии от первоначального варианта (где от этой же опоры тактируется ДДС), здесь требований по уровню палок с частотой 60МГц ОГ фактически нет, потому можно не заморачиваться с ПАВами/спиральниками и т.п. - берем меандр с выхода, простейший фильтр и все.

 

Есть модификация этого варианта (даже две с небольшими отличиями), которая позволяет увеличить подавление спуров DDS еще на 12+дБ, но пока хотелось бы услышать комментарии...

Изменено 31 мая, 2016 пользователем Шаманъ

[rloc 44]

хотелось бы услышать комментарии...

Проголосую за прямой синтез, при прочих равных условиях получается проще и более предсказуемо, с учетом стоимости ПАВ фильтров. В последнее время мне больше нравятся FBAR (FAR) фильтры на объемном резонансе, селектирующие свойства лучше, начиная с ближней зоны. При цене меньше полубакса можно "пучок" поставить. Пусть даже частота будет попадать в один из WCDMA диапазонов, к нему и привязаться по частоте, зато потом легче купить. Спуры на кратных частотах задавятся большим коэффициентом деления.

 

P.S. Я тут поэкспериментировал с КГ на 180МГц на MMIC - интересно кому-то? Или это не лучшая тема для этого?

С удовольствием посмотрю, особенно на компенсацию межэлектродной емкости.

[VCO 0]

 

... но пока хотелось бы услышать комментарии...

Честно признаюсь, эта схема несколько ввела меня в ступор. DDS тактируется от ГУНа и сам участвует в управлении ГУНом.

Как будет вести себя такая архитектура в процессе перестройки, не сорвёт ли у неё крышу? И как ею оперативно управлять?

[Шаманъ 0]

Спасибо за ответы!

 

Проголосую за прямой синтез, при прочих равных условиях получается проще и более предсказуемо, с учетом стоимости ПАВ фильтров. В последнее время мне больше нравятся FBAR (FAR) фильтры на объемном резонансе, селектирующие свойства лучше, начиная с ближней зоны. При цене меньше полубакса можно "пучок" поставить. Пусть даже частота будет попадать в один из WCDMA диапазонов, к нему и привязаться по частоте, зато потом легче купить. Спуры на кратных частотах задавятся большим коэффициентом деления.

Я бы с удовольствием воспользовался прямым синтезом, залез повыше (900+МГц) и поделил. Но на этом пути есть трудности - на частотах на которых я могу сделать подходящий делитель (до 400МГц, может чуть выше) есть только один вариант с фильтром на 340МГц (который обсуждали чуть раньше). Мне он нравится в плане простоты, но вызывает некоторые вопросы по возможным спурам - хотя может быть я и перестраховываюсь. Другие варианты с дешевыми ПАВами от мобилок (900МГц и выше) потребуют делителя, который непонятно как делать, ну и работы в диапазоне в котором из измерительной техники у меня один генератор и частотомер, еще и опыта никакого - боязно.

 

С удовольствием посмотрю, особенно на компенсацию межэлектродной емкости.

Хорошо попозже выложу в тему про генераторы.

 

Честно признаюсь, эта схема несколько ввела меня в ступор. DDS тактируется от ГУНа и сам участвует в управлении ГУНом.

Так в этом вся фишка :)

 

В первом варианте (как нарисовано) умножать опору (в явном виде) теперь совсем не нужно, во втором (переставлены местами делитель на три и смеситель) от опоры работает только смеситель, потому к сигналу нет таких жестких требований, как когда мы еще и ДДС им тактируем. Например, в моем случае можно применить простейший фильтр на 180МГц (несколько СМД катушек-конденсаторов), и пусть в спектре будет 60МГц, 120МГц, 240МГц, 300МГц и т.д. все это отфильтруется петлей ФАПЧ (единственно шуметь будет больше смеситель, но у меня по шумам в этом месте по идее есть запас).

 

Как будет вести себя такая архитектура в процессе перестройки, не сорвёт ли у неё крышу?

Все должно быть ОК. Смотрите сами коэффициент деления от ГУНа до ФД по ветке где включен смеситель 3, а по ветке с ДДСом около 25. В первом приближении все будет определяться веткой со смесителем.

 

И как ею оперативно управлять?

Да так же как и обычной. Перестройка идет за счет ДДСа, когда подходим к кратной частоте меняем Кд микросхемы ФАПЧ и перестраиваем ДДС. Прошли проблемный участок, перепрыгнули обратно. Можно и по-другому, например, за счет разбивки на участки с использованием разных Кд можно уменьшить диапазон частот на выходе ДДСа (если это по какой-то причине актуально). В любом случае 99% просто перестраивается ДДС.

Для своих частот я в Экселе прикинул - получается обойти все кратные частоты ДДСа без особых проблем.

[Шаманъ 0]

Возник вопрос. Есть петля ФАПЧ на ADF4002. ЧФД работает на частоте сравнения 6.6666МГц, получаю при этом шумовой пол около -150дБн/Гц, потом уменьшаю Кд N/R в три раза, частота сравнения повышается тоже в три раза, все остальное остается таким же как и было, при этом шум падает примерно на 5дБ (как раз в соответствии с 10log (fчфд1/fчфд2)). Правильно ли я рассуждаю, что судя по этим замерам "узким местом" (в плане шума) является ЧФД?

 

Странно то, что если это так, то шум выходит прилично выше, чем должен бы быть...

[VCO 0]

Странно то, что если это так, то шум выходит прилично выше, чем должен бы быть...

ЕМНИП на эти грабли Dr.Drew наступал, но это было так давно, что я не помню всех деталей.

Вот что даёт поиск по ADF4002 в этой теме:

http://electronix.ru/forum/index.php?act=S...lite=%2BADF4002

Кстати, а кто-нибудь пробовал получать расчётные шумы ADF4002 на низких входных частотах 10-40 МГц? Что-то в минус 140 упёрся и никак сдвинуть не могу.

Nov 18 2011, 07:18

[Шаманъ 0]

ЕМНИП на эти грабли Dr.Drew наступал, но это было так давно, что я не помню всех деталей.

Спасибо за ответ! Я сейчас примерно представляю некоторые особенности этой м/сх после получения опыта в первом эксперименте и некоторого результата во втором :). По моему вопросу тоже возникла версия из-за чего так получается, постараюсь проверить - по всему причина не только в ЧФД...

[VCO 0]

Раз уж зарулил в эту ветку, думаю:"Дай посмотрю новости о синтезаторе QuickSyn".

 

Погуглил и поймал нечто инородное: http://en.freedownloadmanager.org/Windows-PC/QuickSyn.html

 

Мало того, что книгу слямзили, так теперь ещё и брэнд прихватизировали: QuickSyn^TM by GeoTools^TM

 

Правда годы какие-то далёкие указаны: 1996-2011

 

Ну это я так, для прикола или подкола

[Шаманъ 0]

Все же какие-то непонятки с ADF4002 присутствуют - пытался сегодня кое-что по этой части прояснить, но в итоге возникло еще больше вопросов . С одной стороны нынешний вариант (пока правда в без DDSном виде - собрал макет для проверки идеи описанной выше, но DDS по идее картину по шумам не должен сильно испортить) вполне удовлетворяет моим требованиям, с другой хотелось бы разобраться, что именно там происходит, но боюсь с моими приборами это будет мучительно долгий процесс...наверное пока оставлю так, как есть.

[Шаманъ 0]

Все же какие-то непонятки с ADF4002 присутствуют - пытался сегодня кое-что по этой части прояснить, но в итоге возникло еще больше вопросов .

Может у кого-нибудь возникнет мысль, в чем может быть причина того, что я наблюдаю.

 

1й момент - померял сегодня отдельно шумы ГУНа, откорректировал модель в ADSimPLL - выглядит картина достаточно странно. Если верить ADSimPLL, то получается, что основной шум я должен нахватать где-нибудь в цепи ГУН - смеситель (с подставкой из КГ 60МГц, умноженного на три) - ФНЧ - RF вход. Притом шума я должен набрать очень прилично - при исходном "шумовом полу" КГ на частоте 60МГц -160..165дБн/Гц я его должен был угробить до -130дБн/Гц - как-то не верится (тем более там даже умножителя отдельного нет - слегка отфильтровал третью гармонику генератора на логике). Но даже если предположить, что я в этом месте сделал схему настолько криво, то изменение частоты сравнения с 6.6666МГц до 20МГц согласно ADSimPLL не должно практически никак влиять на шум синтезатора, однако в реальности это выглядит так:

 

2й момент - два спектра один снят с классической схемой RF входа, второй с трансформатором 1:3 (по напряжению) на RF входе:

 

3й момент - если предположить, что я упираюсь в шум ЧФД (который по неведомой причине больше, чем должен быть), то изменение тока charge pump с 8.5мА до 3мА должно увеличить шумы ЧФД почти на 10дБ (согласно ADSimPLL), но в реальности шум лишь немного возрастает:

 

 

Получается, чтобы я не делал я упираюсь в шум связанный по всему именно с ADF4002. При этом ограничение происходит на неприлично высоком уровне где-то -130дБн/Гц (возможно немного меньше, шум приведенный к частоте сравнения 20МГц), а ADSimPLL рисует красивые картинки, где шум м/сх на 6..9дБ меньше. Интересно, что когда я экспериментировал перед этим с другой макеткой и ADFкой у которой не получалось получить указанное в датащите чутье по RF входу, я опускался до расчетных значений при подаче на RF вход ограниченного и значительно большего сигнала, чем положено по датащиту.

 

У кого-нибудь есть мысли по этому поводу? Я уж подумал может плату настолько криво развел, так вроде не должен :rolleyes: ?

[rloc 44]

2й момент - два спектра один снят с классической схемой RF входа, второй с трансформатором 1:3 (по напряжению) на RF входе:

В какую сторону трасформация?

 

3й момент - если предположить, что я упираюсь в шум ЧФД (который по неведомой причине больше, чем должен быть), то изменение тока charge pump с 8.5мА до 3мА должно увеличить шумы ЧФД почти на 10дБ (согласно ADSimPLL), но в реальности шум лишь немного возрастает:

На шум делителя похоже, возможно его входной части. Крутизной фронтов и амплитудой бороться с этим, но без Шмитта, усиление-ограничение, на lvc можно попробовать (в режиме усиления).

[Шаманъ 0]

Спасибо за ответ!

 

В какую сторону трасформация?

Чтобы на входе ADFки было бОльшее напряжение. Т.е. 50Ом к фильтру, 450Ом к ADFке (нагрузка со стороны ADFки 820Ом, что с учетом резистора внутри дает 440Ом общее сопротивление).

 

На шум делителя похоже, возможно его входной части. Крутизной фронтов и амплитудой бороться с этим, но без Шмитта, усиление-ограничение, на lvc можно попробовать (в режиме усиления).

Да, в прошлый раз я усиливал сигнал небуферизированной логикой NL27WZU04, по всему получается, что помогало, но при этом и уровень сигнала на входе приходилось поднимать выше максимальных значений по датащиту. Не знаю стоит ли так делать - по шумам нынешнее решение в общем-то мне подходит.

Изменено 25 июня, 2016 пользователем Шаманъ

[rloc 44]

Для чистоты эксперимента попробовать бы свой делитель. В какой-то из ПЛЛ встречал подвох, когда шумы делителя были больше. Не помню, в ADIsim можно поменять параметры микросхемы?

[Шаманъ 0]

Для чистоты эксперимента попробовать бы свой делитель.

В принципе можно сделать, но чистого эксперимента не выйдет всеравно, т.к. вместе с делителем мы и формирователь заменим, а мне кажется, что именно в формирователе там дело. Мне проще будет добавить усилитель-ограничитель на той же NL27WZU04 перед RF входом и посмотреть, что получится с более крутыми фронтами...

 

Не помню, в ADIsim можно поменять параметры микросхемы?

Нет, по крайней мере я не знаю как.

[rloc 44]

Входная часть ADF4002 достаточно простая, разделительных емкостей нет. Тогда почему на низких частотах резко падает чувствительность? Остается счетчик. Нет уверенности и в том, что его выход стробируется.

 

Встретилась интересная переписка на форуме аналога:

https://ez.analog.com/message/130604

 

У автора топика возникла проблема с отсутствием захвата в связи с насыщением входного буфера при положительном пике входного сигнала более 1.9 B по RF входу. И этот эффект он заметил благодаря тому, что делители были установлены в 1 и достаточно было наблюдать входную часть через MUXOUT. С "сюрпризом" микросхема, и как Александр находил выход из положения?