[wolfman 0]

Нужен проц или что-нить подобное у которого на борту есть несколько E1 и несколько Ethernet портов.

Желательно подешевле.

[Vit1248 0]

... или что-нить подобное...

 

Если что -то подобное, то это специализированные чипы, заточенные под конкретную(ые) задачи. Посиму и вопрос, что оно должно делать?

А проц с 2-я MAC (выход MII) и 2 синхронными интерфейсами до 8 МБит каждый есть у интела, IXP425. Тока если он сам еще относительно дешевый, то обвязки ему надо - мама не горюй...

[wolfman 0]

Если что -то подобное, то это специализированные чипы, заточенные под конкретную(ые) задачи. Посиму и вопрос, что оно должно делать?

А проц с 2-я MAC (выход MII) и 2 синхронными интерфейсами до 8 МБит каждый есть у интела, IXP425. Тока если он сам еще относительно дешевый, то обвязки ему надо - мама не горюй...

 

Пока только засовывать Е1 в Ethernet, но возможно придется делать что-то еще.

Можно конечно на плис реализовать, но времени нету. Просто еще и размеры платы ограничены, места будет для пары чипов, ну и память пару микрух можно будет затолкать и усе.

 

Есть готовые решения от трансвича и максима, но они требуют не хилой обвязки, ну и проц им тоже нужен. Вот и хотелось бы взять просто проц и на нем все сделать.

[Vit1248 0]

Пока только засовывать Е1 в Ethernet, но возможно придется делать что-то еще.

Можно конечно на плис реализовать, но времени нету. Просто еще и размеры платы ограничены, места будет для пары чипов, ну и память пару микрух можно будет затолкать и усе.

Тогда посмотри в сторону ZL5011х от zarlink, PacketTrunk4plus от TranSwitch, DS34T10х от MAXim и т.п.

Кроме чипа, памяти еще надо будет проц для управления и физика для ethernet.

[wolfman 0]

В проинципе есть моторола, но у нее только повер квик, довольно дорогие да и производительность такая не очень нужна.

[Cebish 0]

Чтобы иметь баланс по производительности/потреблению/цене рекомендую использовать ASIC (специализированные микросхемы).

 

Важный вопрос в передаче E1 по Ethernet - это восстановление синхронизации. И не факт, что PowerQUICC, у которого есть эти интерфейсы будет хорошо справляться. Специализированные чипы это смогут, т.к. там все реализовано в железе.

 

Смотрите TranSwitch Packetrunk-4Plus, Zarlink ZL5011х, Maxim DS34T10х.

 

FYI: Zarlink отказывает в поддержке малым проектам.

[PavelTs 0]

Павел правильно все сказал. Я только его дополнить хочу на случай, если Вы не очень хорошо представляете объем работы. ПЛИС + проц однозначно! И месяцы работы :) Либо специальная микруха, которая денег будет стоить не мало и разбираться с ней тоже придется.

Восстановление синхронизации - это приведение опорного источника тактовой частоты к эталонному, расположенному вне Вашего устройства. Если перед Вами просто Е1 или все, что угодно, что передается непрерывно по меди, оптике или радиоканалу, то восстановление синхронизации - дело техники. Алгоритмы давно отработаны и известны. А как Вы себе представляете выстраивать в непрерывный поток пакетную передачу с непостоянным временем доставки пакетов, негарантированой очередностью этих самых пакетов, и в конце концов, потерей пакетов?

Этих железок уже достаточно на рынке, так что и эти алгоритмы научились реализовывать. Но Ваш опорный тактовый сигнал превратить в эталонный можно на ПЛИСе или еще какой внешней микросхемой несколькими методами: прямого синтеза, PLL, добавление-исключение импульсов. Все это недоступно никакому процессору. Это должно делаться снаружи ПОД УПРАВЛЕНИЕМ процессора и того алгоритма, который Вы разработаете. Этот алгоритм является святая святых каждой фирмы, которая реализует технологию TDMoIP или TDMoEthernet.

Удачи Вам! Не бойтесь потерять время, задача очень интересная!

 

P.S. Сам не реализовал, руки никак не дойдут :) Но просчитывал и алгоритмы разробатывал.

[mdmitry 0]

А как Вы себе представляете выстраивать в непрерывный поток пакетную передачу с непостоянным временем доставки пакетов, негарантированой очередностью этих самых пакетов, и в конце концов, потерей пакетов?

Этих железок уже достаточно на рынке, так что и эти алгоритмы научились реализовывать. Но Ваш опорный тактовый сигнал превратить в эталонный можно на ПЛИСе или еще какой внешней микросхемой несколькими методами: прямого синтеза, PLL, добавление-исключение импульсов. Все это недоступно никакому процессору. Это должно делаться снаружи ПОД УПРАВЛЕНИЕМ процессора и того алгоритма, который Вы разработаете. Этот алгоритм является святая святых каждой фирмы, которая реализует технологию TDMoIP или TDMoEthernet.

 

PavelTs, не подскажите ссылки на информацию о восстановлении тактовой частоты и железки. Спасибо.

[PavelTs 0]

PavelTs, не подскажите ссылки на информацию о восстановлении тактовой частоты и железки. Спасибо.

Информацию черпал исключительно из своей головы, т.е. сам выдумывал. Что касается железок, то из очень хороших: RAD, и еще одна Израильская компания, вспомню, напишу. Они на сети Comstar используются. Из отечественного Зелакс вполне неплохо делает. У них как раз используется ARM9 Atmel и Altera. Но та Израильская - она по отзывам пользователей - ОЧЕНЬ хороша! Делают они на 1 и 2 порта Е1. Принцип работы TDM over Ethernet, а не IP. В ких-то открытых источниках от RAD я что-то читал, но было это пару лет назад, поэтому не вспомню. Ищите информацию от RAD.

Вспомнил: Axxera.

[mdmitry 0]

Информацию черпал исключительно из своей головы, т.е. сам выдумывал. Что касается железок, то из очень хороших: RAD, и еще одна Израильская компания, вспомню, напишу. Они на сети Comstar используются. Из отечественного Зелакс вполне неплохо делает. У них как раз используется ARM9 Atmel и Altera. Но та Израильская - она по отзывам пользователей - ОЧЕНЬ хороша! Делают они на 1 и 2 порта Е1. Принцип работы TDM over Ethernet, а не IP. В ких-то открытых источниках от RAD я что-то читал, но было это пару лет назад, поэтому не вспомню. Ищите информацию от RAD.

Вспомнил: Axxera.

Спасибо. Алгоритмы тоже свои выдумывать приходится, а хотелось бы и какую-нибудь теорию почитать про пакетную передачу.

[dch 0]

обычно подключали мотороловские 302, 360 в режиме когда у них отключено ядро к внешнему более производительному процу

Изменено 7 ноября, 2008 пользователем dch

[PavelTs 0]

Спасибо. Алгоритмы тоже свои выдумывать приходится, а хотелось бы и какую-нибудь теорию почитать про пакетную передачу.

Вот. Кое что накопал:

http://vmux.ru/solutions_tdmoip/

http://www.axerra.com/axn_1.asp

Тут немного информации о технологии TDMoIP.

[Cebish 0]

PavelTs,

дополню, что если не пытаться решить творческую задачу, а прозаическую - сделать железку, тогда использование ASIC выходит значительно дешевле. Нет у нас в Росии ни одного производителя, который продает столько же железок как RAD, чтобы окупить такие разработки.

 

Тот же TranSwitch Packetrunk-4 Plus реализует следующие рекомендации:

ITU-T: Y.1413 and Y.1414 - clause 10 draft recommendations Y.TDMIP, Y.VTOIP; MEF (Metro-ETH Forum): MEF 8;

IETF (PWE3 drafts):

SAToP - draft-ietf-pwe3-satop-03.txt

TDMoIP - draft-ietf-pwe3-tdmoip-04.txt

CESoPSN - draft-ietf-pwe3-cesopsn-05.txt

HDLC - draft-ietf-pwe3-hdlc-ppp-encap-mpls-05.txt (excluding clause 4.3 - PPP)

 

А стоит при этом около 100 долларов.

[mdmitry 0]

Вот. Кое что накопал:

http://vmux.ru/solutions_tdmoip/

http://www.axerra.com/axn_1.asp

Тут немного информации о технологии TDMoIP.

Спасибо, PavelTs.

С RAD ответили одной статьей.

[wolfman 0]

Бум реализовывать на плисине, таково решение шефа.

Спасибо.