[eag 0]

Нужно сделать контроллер SDRAM на ПЛИС (CPLD). Помогите советом. SDRAM - K4S641632H .

[slog 0]

У нас в стране советы бесплатные, поэтому помогаю советом - ну сделай если нужно.

А пока не появятся конкретные вопросы - не будет и конкретных ответов.

[eag 0]

Нужно сделать контроллер SDRAM помогите с реализацией на ПЛИС

[des00 25]

Нужно сделать контроллер SDRAM помогите с реализацией на ПЛИС

 

нормальный SDRAM на CPLD не реализуем (за исключением MAX II, но это не CPLD да и там не все красиво получится). Рекомендую взять SRAM. Контроллеров в сети и у вендоров море, пользуйтесь поиском.

 

Удачи!!!

[klop 0]

Нужно сделать контроллер SDRAM помогите с реализацией на ПЛИС

 

Телепаты на каникулах :07:

 

А вообще

 

www.opencores.org

www.gaisler.com

 

Ну и погуглить тоже бывает не вредно.

[vvvvv 0]

http://www.altera.com/technology/memory/dr...mp;WT.oss=SDRAM

Страничка на которой представлены все возможные решения для SDRAM на ПЛИС Алтера

 

http://www.altera.com/literature/hb/cyc2/cyc2_cii51009.pdf

Это описание, как сделать интерфейс вручную на Циклоне, наиболее

дешевой микросхеме для такой задачи...

 

http://www.altera.com/literature/ds/ds_sdram_ctrl.pdf

Это описание IP Core, готового контроллера на их программном

процессоре NIOS

NIOS и корку можно взять вот здесь ftp://ftp.altera.com/outgoing/release

Там большой каталог, как в нем разобраться, и что качать это у фанатов Альтеры спросите.

 

Это проект des00 для SDRAM с opencores

http://www.opencores.org/projects.cgi/web/hssdrc/overview

[mempfis_ 0]

Делал такой контроллер в EPM540. Вместил туда 2 контроллера которые управляли двумя микросхемами памяти. Ресурсов хватило только чтобы вводить данные с АЦП, сохранять в одну микросхему и выводить с другой на ЦАП. Как основу использовал пример от альтеры. Пришёл к выводу чтобы реализовать более или менее приличный проект с SDRAM нужна FPGA от нескольких килоблоков :) Иначе не хватит ни быстродействия, ни ресурсов :)

Если нужно хранить до 1 мегабайта то лучше смотреть в сторону SRAM.

Если побольше, то по цене конечно выгоднее SDRAM (хотя в управлении она намного сложнее статики).

Уточните задачу, тогда будет ясно что вам советовать :)

[Kompot 0]

нормальный SDRAM на CPLD не реализуем (за исключением MAX II, но это не CPLD да и там не все красиво получится). Рекомендую взять SRAM. Контроллеров в сети и у вендоров море, пользуйтесь поиском.

 

Удачи!!!

 

 

...советы космического масштаба и космической же глупости...(с)

 

Ответственно заявляю: SDRAM сонтроллер на CPLD реализуем . Конкретно на CPLD Xilinx. Серия 9500.

И что такое "нормальный" ? Инициализирует, читает, пишет, рефрешит и в слип загоняет - это нормальный или нет?

 

Чуть меньше безапеляционности, коллега...

[-=HermiT=- 0]

Можно еще Core Generator воспользоваться, чтоб контроллер для SDRAM сделать. Там есть компонент MIG (Memory Interface Generator). Это для Xilinx

[vik0 0]

Можно еще Core Generator воспользоваться, чтоб контроллер для SDRAM сделать. Там есть компонент MIG (Memory Interface Generator). Это для Xilinx

Можно. Но не в этом случае.

1. K4S641632H - это single data-rate SDRAM. MIG их не поддерживает.

2. Топикстартеру нужно на CPLD. MIG их не поддерживает.

[RobFPGA 27]

Приветствую!

 

Сложность контроллера SDRAM соответственно тип FPGA / CPLD зависит от того для чего этот контроллер нужен, какие режимы работы с памятью он должен поддерживать, каков интерфейс необходим со стороны пользователя ...

 

Минимум что у меня было это Altera Max7064 - запись блока данных с АЦП и выдача в LPT порт.

...

...

Максимум - Xilinx Virtex4fx12 - ~20% объема кристалла (EDK многоканальная корка)

 

Удачи! Rob.

[des00 25]

Ответственно заявляю: SDRAM сонтроллер на CPLD реализуем . Конкретно на CPLD Xilinx. Серия 9500.

И что такое "нормальный" ? Инициализирует, читает, пишет, рефрешит и в слип загоняет - это нормальный или нет?

 

Как правильно заметил RobFPGA

 

Сложность контроллера SDRAM соответственно тип FPGA / CPLD зависит от того для чего этот контроллер нужен, какие режимы работы с памятью он должен поддерживать, каков интерфейс необходим со стороны пользователя ...

 

В моем понятии "нормальный контроллер", это универсальный контроллер дающий не менее 80% максимальной полосы памяти + интерфейс системной шины с развязкой по данным, с возможными outstanding транзакциями и возможной развязкой по тактовой частоте.

 

Все остальное я считаю application specific контроллерами, возможности реализации которых жестко определяются полосой пропускания и интерфейсом к application specific логике.

 

Чуть меньше безапеляционности, коллега...

 

Спасибо учту, в следующий раз буду свои термины расшифровывать более подробно

[eag 0]

Большое спасибо всем за разъяснения. Кроме контроллера SDRAM нужен ещё и контроллер VGA. Учитывая все выше сказанное понял. что на CPLD всё это мне не одолеть, стал счастливым обладателем отладочного набора на Spartan 3E. Всем большое спасибо, надеюсь на помощь. Всех поздравляю с наступающим 2009 Новым годом.