Jump to content
    

Как и какой ФАПЧ сделать?

Поток NRZ, кодировка 8b/10b, скорость 11,52 Мбит/с.

Смотрел цифровые ФАПЧ (Digital Phase Locked Loop)

http://forum.electronix.ru/index.php?showtopic=1703&hl=dpll

но получается частота F0 (входная DPLL) в 64 раза больше,

т.е. 11,52 * 64 = 737,28 МГц это же огого!?

 

Еще есть какае-то простая система которая использует свойства 8b|10b, но я ее не понял!!!!

 

Обьясните пожалуйста.

Share this post


Link to post
Share on other sites

1) А что такое кодирование 8b/10b.(скремблирование? дайте ссылку на документ)

2) Чтобы построить хороший DPLL с малым джиттером нужно иметь частоту много большую(N*f) чем рабочая(восстанавливаемая f). N зависит от допустимого джиттера на входе/выходе и максимального расстояния между фронтами восстанавливаемого сигнала. Из собственного опыта - бывали случаи когда было достаточно N=8(меньше не припомню), а бывало что и 64 надо. Выходной джиттер можно конечно подавить, но там тот-же DPLL+FIFO, те скачки фазы будут в конечном итоге определяться тем-же N.

3) С практической точки зрения (ИМХО) для больших частот лучше использовать аналоговый импульсный PLL. Можно посмотреть в книге Шевкопляс и др. Синхронизация в телекоммуникационных системах.

Share this post


Link to post
Share on other sites

cdg

Кодирование 8b/10b - это несколько наборов, которые позваляют исключить передачу длительного интервала монотонного сигнала.

Реализацию таких устройтсв можно посмотреть на примере TAXIChip

При небольшом разбеге генераторов и небольшом расстоянии передачи вполне достаточно 5 отсчётов, чтобы исключить рассинхронизацию.

З.Ы. "Синхронизация в телекоммуникационных системах" можно взять тут.

Share this post


Link to post
Share on other sites

На счет 5 отсчетов не уверен, реалии другое показывают, да и циферька 5 не совсем удобная для двоичной арифметики... А вот за книжку отдельное спасибо.

Share this post


Link to post
Share on other sites

Еще вопрос:

 

В книге сказано что самый устойчивый от длительных замираний и импульсных ошибок это:

Двух контурная схема выделения синхросигнала из линии - второй вариант

Есть ли у кого примеры реализации (оччень буду признателен)???

 

И еще два:

 

при DPLL происходят быстрые скачки фазы. Как на это отреагирует внутренний PLL кристала (Cyclone).

 

И еще получается что импульсная помеха будет расчитываться как изменение сигнала, т.е. у clk-а крыша поедет (или я не прав) ?

Share this post


Link to post
Share on other sites

Поток NRZ, кодировка 8b/10b, скорость 11,52 Мбит/с.

Не могли бы подкинуть какую-либо информацию по кодированию, декодированию и сонхронизации приемника 8B/10B? Ничего кроме дешифраторов 8b<->10b не попадается. Спасибо.

Share this post


Link to post
Share on other sites

Не могли бы подкинуть какую-либо информацию по кодированию, декодированию и сонхронизации приемника 8B/10Bб Ничего кроме дешифраторов 8b<->10b не попадается. Спасибо.

 

Кодер/декодер 8b/10b где-то в нэте есть. Вот по синхронизации так ничего и не нашел.

Но если есть у кого инфа по синхронизации, то было бы просто замечательно, а если еще и мне чего скинули, то я сказал бы ОГРОМНОЕ СПАСИИИИИИИИБО! :biggrin:

 

А если серьёзно, то тоже интересует данный вопрос по синхронизации 8b/10b.

 

Забил на 8b/10b и перешел на HDB3. К тому же по сравнению с 8b/10b(скорость была около 10 МГц, а после 8b/10b уже около 12 МГц :( ) у HDB3 скорость потока не меняется, хоть и трех уровневый сигнал стал, что тоже не очень хорошо.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...