vadimuzzz 0 August 7, 2015 Posted August 7, 2015 · Report post не понял, смотрите в сигналтапе? выходы ff_rx никуда не подключены? тогда синтезатор выкинул все Quote Share this post Link to post Share on other sites More sharing options...
Unfog 0 August 7, 2015 Posted August 7, 2015 (edited) · Report post Да сигнал тапом. Empty то в 1 стоит. Пробовал и так, без изменений. Так же вроде не должен выкинуть? Edited August 7, 2015 by Unfog Quote Share this post Link to post Share on other sites More sharing options...
vadimuzzz 0 August 8, 2015 Posted August 8, 2015 · Report post а сам MAC как конфигурируете? Quote Share this post Link to post Share on other sites More sharing options...
Unfog 0 August 10, 2015 Posted August 10, 2015 · Report post Даташит не дочитал, пошел сюда. Все зашевелилось, DMA заработало. Я то все думал о каких tx_ena и rx_ena все время говорят. Спасибо за правильный вопрос =) Думаю еще вернусь с вопросами по SGMII, но позже. Quote Share this post Link to post Share on other sites More sharing options...
mezarecord 0 June 27, 2016 Posted June 27, 2016 · Report post Всем привет!! Хочу состыковать Cyclone IV(DE0nano)+Nios2+Ethernet+rtl8201cl. Кто-нибудь реализовывал? Ресурс где почитать? Quote Share this post Link to post Share on other sites More sharing options...
acvarif 0 June 27, 2016 Posted June 27, 2016 · Report post Всем привет!! Хочу состыковать Cyclone IV(DE0nano)+Nios2+Ethernet+rtl8201cl. Кто-нибудь реализовывал? Ресурс где почитать? Если DE0Nano+Nios2+Ethernet то тут http://acvarif.info/prvhdl/prvhdl20.html С rtl8201cl по ходу можно разобраться по аналогии. Quote Share this post Link to post Share on other sites More sharing options...
mezarecord 0 August 4, 2016 Posted August 4, 2016 · Report post Если DE0Nano+Nios2+Ethernet то тут http://acvarif.info/prvhdl/prvhdl20.html С rtl8201cl по ходу можно разобраться по аналогии. Спасибо!! Quote Share this post Link to post Share on other sites More sharing options...
wapster 0 April 25, 2018 Posted April 25, 2018 (edited) · Report post Добрый день! Наткнулся на проблему с TSE при использовании внешних FIFO. Имеется NIOS II, к которому через внешние FIFO и mSGDMA подключен TSE. NIOS II работает под управлением Linux со встроенным драйвером. Проблема заключается в том, что на передачу обрезаются первые два байта пакета. Я понимаю, что это связано с выравниванием заголовков, поэтому отключаю опцию "Align packet headers to 32-bit boundary". После данной манипуляции обрезаются первые два байта во входящих сообщениях, в то время как исходящие сообщения отсылаются корректно. То есть всё стало наоборот. Со встроенным в TSE буферами FIFO всё работает правильно. Куда копать? Не могу понять аппаратура это косячит или драйвер. Поставил вывод отсылаемого пакета в консоль в драйвере и ничего криминального не вижу. Ещё хотел бы уточнить, что ширина шины от процессора до FIFO через DMA 32 бита, а после FIFO она урезается до 8 бит через автоматический адаптер Qsys. Edited April 25, 2018 by wapster Quote Share this post Link to post Share on other sites More sharing options...
wapster 0 April 26, 2018 Posted April 26, 2018 · Report post Кажется сам нашел ответ. TSE обрезает на передачу первые два байта, потому что в исходящих пакетах в драйвере Linux не предусмотрено выравнивание. Обрезка первых двух байтов выключается программно с помощью регистра tx_cmd_stat. Программное управление этим регистром работает только в случае со встроенным FIFO. С внешним обрезка байтов на приём и передачу выключается одной галкой в Qsys. Таким образом получается, что входящий трафик обрабатывается корректно, а исходящий режется. Вопрос теперь как правильно переписать драйвер. Или же ещё в голову приходит навертеть какой-нибудь аппаратный блок, который будет заниматься выравниванием. Quote Share this post Link to post Share on other sites More sharing options...
