AltairNsk 0 October 3 Posted October 3 · Report post Здравствуйте. Предложили освоить 9680 АЦП. Сходу на гигасэмпл и самодельной платой... Начал есть этого слона с цифровой части, JESD интерфейс - более-менее понятно, перешел к тактированию. Получается, что проще всего затактировать всё от AD9528. На ее выходах сделаем и adc sample clock + sysref, и затактируем GTX трансиверы ПЛИС, и остальную логику. А как затактировать саму AD9528, я запутался. Зачем у нее такое обилие входов, под какие задачи? Предполагаю поставить на плату опорник (100МГц?) и от него плясать дальше. Нужно ли заводить полностью REF_IN + VCXO + PLL1, или достаточно стабильного генератора на VCXO_IN и с него напрямую на PLL2? Quote Share this post Link to post Share on other sites More sharing options...
MegaVolt 29 October 3 Posted October 3 · Report post 2 часа назад, AltairNsk сказал: Зачем у нее такое обилие входов, под какие задачи? Вопрос не очень понятен.... список задач на первой же странице. Обилие входов это 3? Одни на прямую если у вас есть нужная стабильная частота. Два опорные для встроенной PLLки. Например для резервирования или ещё каких то приколов. Цитата Предполагаю поставить на плату опорник (100МГц?) и от него плясать дальше. Нужно ли заводить полностью REF_IN + VCXO + PLL1, или достаточно стабильного генератора на VCXO_IN и с него напрямую на PLL2? Что и как собирать определяется требованиями к стабильности и точности ваших частот. Т.е. если требования встроенной PLL устраивают значит нужен только внешний опорный генератор. Если встроенный PLL не устраивает то делаем свой с участием внешнего VCO или VCXO. Если и этого всего мало то делаем свой крутой генератор как то иначе а на микросхему подаём результат. Quote Share this post Link to post Share on other sites More sharing options...
AltairNsk 0 October 6 Posted October 6 · Report post В диалоге приходит ясность 🙂 On 10/3/2025 at 9:39 PM, MegaVolt said: определяется требованиями к стабильности и точности ваших частот Вот это пока для меня самое сложное, разбираюсь дальше. Получается, что: Мягкие требования по стабильности - ставлю опорный генератор на VCXO вход, дальше на PLL2, дальше на выходы. Требования жестче - опорник на REFA(B) вход, на VCXO вход полноценный VCXO (с номинальной частой как REF*делители) и заводим PLL1, дальше на PLL2,... Конфигурацию по частотам проще всего подобрать в AD9528 Evaluation Software. Вроде так? Quote Share this post Link to post Share on other sites More sharing options...
rloc 88 October 6 Posted October 6 · Report post В 03.10.2025 в 15:03, AltairNsk сказал: Получается, что проще всего затактировать всё от AD9528 Проще, но не лучше. Чтобы выжать динамику, любого АЦП, схемы с умножением на PLL малопригодны. Цифровые раздатчики тактовой частоты тоже никуда не годятся, разве что для синхронизации JESD204B. Quote Share this post Link to post Share on other sites More sharing options...
тау 57 October 6 Posted October 6 · Report post В 03.10.2025 в 15:03, AltairNsk сказал: достаточно стабильного генератора на VCXO_IN и с него напрямую на PLL2? иногда это вариант , сами АДэшники так делают. Пример: PLL1 задействуют в случае, если опорник для PLL1 слишком уж грязный , но применение такого необходимо из за каких то требований ТЗ ( не ваш имхо случай) 2 часа назад, AltairNsk сказал: Требования жестче - опорник на REFA(B) вход, Если под жесткостью малые фемтосекунды, то вывод неверный, суть написана постом выше. Quote Share this post Link to post Share on other sites More sharing options...
AltairNsk 0 October 7 Posted October 7 · Report post 19 hours ago, rloc said: разве что для синхронизации JESD204B Ради этого, да. И по SYSREF синхронизовать с экспериментом. 18 hours ago, тау said: иногда это вариант , сами АДэшники так делают. Пример: Да, видел этот вариант. Отсюда и возник вопрос применимости. Quote Share this post Link to post Share on other sites More sharing options...
