[dxp 198]

35 минут назад, makc сказал:

Есть 7е, 12е и т.п., которые как раз очень хорошо идут в задачи, где нужно много всякого разного сопрячь и связать.

28 тыщ флопов -- это про связать? У меня щас камера тепловизионная там реализована, которая через UDP гонит на гигабитный линк видео на хост. Всё на ПЛИС сделано, занимает на данный момент 2400 лутов и примерно столько же регистров. Полный функционал ну может ещё на тыщёнку того и другого растолстеет. И проект не такой простой, точно не склеивающая логика. Для glue logic предназначены ПЛИС совсем другого калибра и семейств -- типа Max3000 у Альтеры или CoolRunner у Xilinx.

40 минут назад, makc сказал:

Похоже мы с вами говорим про разное. Я говорил про загрузку PL, а вы мне описываете загрузку PS:

40 минут назад, makc сказал:

Обратите внимание на выделенное. Это делает не BootROM, а программа в PS (FSBL), которая гонит битстрим напрямую в PL через опциональное расшифрование.

Да какая разница?  Блоки AES и HMAC -- это часть PL, без них секурный бут невозможен.

 

45 минут назад, makc сказал:

В конце концов PS может вообще не грузить PL (перекрыть кислород) и поэтому его роль первостепенна.

А можно PL загрузить через JTAG и PS вообще игнорировать -- в этом сценарии всё ровно наоборот. И главным получается JTAG по вашей логике.

 

50 минут назад, makc сказал:

Вы говорите про шаг 2, т.е. это включение шифтеров для управления логикой PL со стороны PS. А я говорил про шаг 5, чтобы разрешить взаимодействие PS и PL.

Ранее вы написали:

3 часа назад, makc сказал:

И да, левел шифтеры, ЕМНИП, включаются только после успешного конфигурирования ПЛИС, когда пины ПЛИС настроены и получили управление, а не наоборот. 

не уточняя какие именно включены. PS-PL включать нужно обязательно ДО обращения к любым потрохам ПЛИС. PL-PS тоже можно включить, они не помешают, но это делать не рекомендуется, т.к. на них могут идти спонтанные сигналы, которые могут, например, инициировать прерывание от ПЛИС (вдруг оно уже разрешено). Просто PL-PS, пока ПЛИС несконфигурирована, не нужны, поэтому их не требуется включать. Но можно, если хочется,

55 минут назад, makc сказал:

Для вас видимо главной является та часть, которую делаете вы. А остальные по вашей логике - второстепенные. Я пишу код для обеих частей, поэтому мне в принципе всё равно, но рассуждая строго по вышеописанной логике процессорное ядро в обсуждаемых цинках главнее с точки зрения функций управления, настройки и загрузки. Или вы с этим всё же не согласны?

Для меня главной является часть, которая выполняет основную по объёму работу, которая делает микросхему интересной и уникальной в своём роде. И я тоже пишу для обеих частей сам. Повторю, что я оспаривал лишь тезис "кто грузит, тот и главнее". Я не считаю ПЛИС главнее, но если тут устраивать первенство, то я бы отдал его ПЛИС, т.к. именно её наличие делает эту микросхему интересной и востребованной. Без неё (без ПЛИС) никому бы эта PS не сдалась не только сегодня, но и лет 10 назад.

45 минут назад, sonycman сказал:

Интересно, почему такой застой и отсутствие обновленных версий цинков у Зайлинкс?

А какой им смысл вкладываться в новую разработку, когда и эта себя ещё не исчерпала. 7 серия у Зайлинкса, официально объявлено, поддерживается до 2040 года! Очень хорошие ПЛИС, в своей нише занимают прочную позицию. Городить новые процессорные ядра? Зачем? Этих хватает -- линуксы бегают, что ещё надо, а главную работу там ПЛИС выполняет. Новые процессорные ядра -- новая PS, кучу софта надо обновлять, это немалые деньги, которые там считают. Те же китайцы пока приличных аналогов не предоставили. У Fudan или Pango вроде что-то есть, но оно, насколько помню, пожирнее, т.е. не замена, не аналог.

[sonycman 2]

В 16.09.2025 в 12:39, dxp сказал:

Очень хорошие ПЛИС, в своей нише занимают прочную позицию.

Греются они сильно, и заслуга эта именно процессорных ядер, как мне кажется.

Циклоны аналогичные ещё горячее - кипятильники настоящие.

 

Вот бы такие SoC, только поэкономичнее и холоднее...

[dxp 198]

Судя по отчёту Vivado, греется там не процессор. Мне пишет, что ядро жрёт всего 80 мВт (400 МГц). Основной жрач -- контроллер памяти. На второ месте блок PLL.

Vccpint -- это блок PLL, логика контроллера памяти и всякое остальное на PS, Vcco_ddr -- это его IO PHY.

Подробнее по PS:

 

(1) - это процессорные ядра

(4) - блок PLL

 

 

[sonycman 2]

dxp

Спасибо! А как получить такой развернутый отчет?

У меня всегда написано, что "уровень доверия" информации о потреблении  очень низкий...🤔

[StewartLittle 86]

В 16.09.2025 в 11:53, sonycman сказал:

Вот бы такие SoC, только поэкономичнее и холоднее...

Ну вот что есть из того, что есть у Gowin (и сильно попроще):

GW5AS-EV25 - Artery AT32F435 + ПЛИС на 25 тыc LE.

GW5AS-LV138UG324A - RISC-V A25 Andes Core + ПЛИС на 138 тыс. LE

GW5ASЕ-LV138FPG676A - RISC-V A25 Andes Core + ПЛИС на 138 тыс. LE + аппаратный PCIe 2.0 + трансиверы 12 Gbps

 

Ну и до кучи, совсем мелюзга:

GW1NS-LV4CQN48C7/I6 - ARM Cortex-M3 + ПЛИС на 4 тыс. LE

GW1NSR-LV4CQN48PC7/I6 - ARM Cortex-M3 + ПЛИС на 4 тыс. LE + 64 Мбит HyperRam

GW1NSR-LV4CQN48GC7/I6 - ARM Cortex-M3 + ПЛИС на 4 тыс. LE + 32 Мбит NOR Flash

 

Есть еще GW1NRF - там процессор ARC32 + ПЛИС на 4 тыс. LE  + Bluetooth - но это уже совсем отдельная песня.

[dxp 198]

6 минут назад, sonycman сказал:

А как получить такой развернутый отчет?

Открыть имплементированный дизайн, Report Power, там всё это видно. 

6 минут назад, sonycman сказал:

У меня всегда написано, что "уровень доверия" информации о потреблении  очень низкий...🤔

Ну, это оценка же, он показывает для какой-то выбранной им нагрузки, понятно, что в конкретном проекте это будет отличаться. Но для грубой оценки, имхо, сойдёт. Тут интересно именно то, что показано распределение, кто сколько примерно жрёт, и "чемпион" -- контроллер DRAM.

[sonycman 2]

dxp

Спасибо ещё раз! 👍

3 часа назад, StewartLittle сказал:

GW5AS-EV25 - Artery AT32F435 + ПЛИС на 25 тыc LE.

3 часа назад, StewartLittle сказал:

GW5AS-LV138UG324A - RISC-V A25 Andes Core + ПЛИС на 138 тыс. LE

А какие-то платки на пробу с этими чипами у Вас можно приобрести физич. лицу?

[RobFPGA 93]

5 hours ago, sonycman said:

Интересно, почему такой застой и отсутствие обновленных версий цинков у Зайлинкс?

Как тут правильно указали - чипы уже древние, им более 10 лет и новых на горизонте не видать.

Почему? В Америке исчезли инженеры\деньги?

Zynq-7000,  US+ MPSOC,  RFSOC, Versal,  Versal Gen2,   Какое обновление  цинков вы еще хотите?  

[mantech 132]

4 часа назад, dxp сказал:

Судя по отчёту Vivado, греется там не процессор. Мне пишет, что ядро жрёт всего 80 мВт (400 МГц). Основной жрач -- контроллер памяти.

Почти, как в IMX6, тоже жрачка контроллера памяти, причем он медленный и жрущий, к примеру в том же аллвиннере тип памяти тот же ддр3, но контроллер в полтора раза быстрее при тех же клоках и жрет в 2 раза меньше, видать китаезы в этом плане умнее пиндосятины)))

[sonycman 2]

19 минут назад, RobFPGA сказал:

Какое обновление  цинков вы еще хотите? 

Самых нижних - 7000. Написано же - древний чип, ядра старые, жрёт как не в себя - этого мало?

Если они до 40 года чесаться не будут - китайцы их обгонят.

[RobFPGA 93]

33 minutes ago, sonycman said:

Самых нижних - 7000. Написано же - древний чип, ядра старые, жрёт как не в себя - этого мало?

Если они до 40 года чесаться не будут - китайцы их обгонят.

А зачем обновлять старое и дешевое? Они и так хороши, а заработать на них много не получится, а китайцы пусть пыхтят ...   

[dxp 198]

25 минут назад, sonycman сказал:

Самых нижних - 7000. Написано же - древний чип, ядра старые, жрёт как не в себя

Думаете, более новые меньше жрут? Может в пересчёте на транзистор и меньше, но в конечном итоге каждый следующий жрёт больше, конечно, он при этом и мощнее, ПЛИС ёмче, быстрее. 

Я в своё время был неприятно удивлён статическим потреблением Artix'ов -- сотня мА статического тока для небольшой, в общем-то, ПЛИС. После того же Cyclone IV, у которого там единицы мА, казалось ужасным. Но там 60 нм, а тут 28 нм, вот и утечки. Versal, с которым довелось иметь дело, -- VM1802, в статике жрёт 9 А!

Т.ч. выпустят вам новый SoC, а он будет жрать столько, что понравится ещё меньше. Другое дело,что он будет круче, но если и 7000-го хватает, зачем круче при большей цене и потреблении. 

Поэтому альтернативы надо искать не внутри Xilinx, а у тех, кто делает дивайсы поменьше -- вот Gowin предложили, с Cortex-M4 вполне симпатичный вариант, если ёмкости логики хватает. Тут, правда, ещё есть фактор САПР -- после стройной, логичной и функциональной Vivado софт того же Gowin выглядит как игрушка. Но это ладно (зато он шустрый), а вот то, что там полную автоматизацию не навести (те же IP ядра можно создавать только через тыкание кнопочек на GUI -- во всяком случае было так, когда я в последний раз это смотрел), это для меня серьёзный недостаток.

[jcxz 359]

17 часов назад, makc сказал:

С JTAG там отдельная история, т.к. по-умолчанию он ЕМНИП отключен, а BootROM его включает только после отдачи управления FSBL.

Про JTAG - очень интересно. Судя по инфе с сайта производителя, с этими двумя платами в комплекте должна идти ещё маленькая 3-я: втыкаемая в отладочный разъём (12-контактный JB1). Я так понимаю: 3-я плата - это JTAG-эмулятор. Но в той мусорке, где я это богатство откопал, 3-й платы не было.    Я думал, что это не проблема - воткну J-Link и все дела. Но если (как вы пишете) JTAG там при старте отключен, и только потом активируется BootROM-ом, то возникают сомнения - будет ли оно работать со сторонним эмулятором (естественно - поддерживающим Cortex-A9)? Или только с родным?

Кто может просветить?

[sonycman 2]

9 минут назад, RobFPGA сказал:

А зачем обновлять старое и дешевое? Они и так хороши

Хочется всегда лучше, современнее, горячие они, заразы... 🤢

10 минут назад, dxp сказал:

Тут, правда, ещё есть фактор САПР -- после стройной, логичной и функциональной Vivado софт того же Gowin выглядит как игрушка.

А по количеству глюков он как, работать в нём можно, или только так, поиграться?

Китайцев пока не щупал вообще никогда, ужасно раздражают иероглифы...

[dxp 198]

3 минуты назад, jcxz сказал:

Но если (как вы пишете) JTAG там при старте отключен, и только потом активируется BootROM-ом, то возникают сомнения - будет ли оно работать со сторонним эмулятором (естественно - поддерживающим Cortex-A9)? Или только с родным?

Когда BootROM отработает, JTAG включается. А он отработает по-любому. Т.ч. если эмулятор поддерживается DAP, то должно работать. Вроде там обычный ARMовский блок.

3 минуты назад, sonycman сказал:

А по количеству глюков он как, работать в нём можно, или только так, поиграться?

В работе не пробовал, только смотрел. Народ тут вроде активно использует -- темы про Gowin среди ПЛИС самые популярные. Видимо, жить можно, раз активно используют. Там ПЛИСки дешёвые, этим привлекает, видимо. Ну, ни фоне санкций тож, хотя Gowin из РФ ушёл сразу же в 22-м году.