[dinam 10]

Надеюсь в правильном разделе разместил.

Решил поглубже поковыряться с PDN и с удивлением обнаружил для себя, что увеличение площади полигона питания на внутреннем слое приводит к ухудшению Frequency domain target impedance или Ztarget в терминах PDN Design Tool 2.0 приложения Altera для Cyclone V. До этого считал что так получается конденсатор с нулевой индуктивностью и чем больше его площадь, а значит и ёмкость тем лучше. По результатам моделирования получается, что для полигона 2480х2480 mils нужно порядка 35 конденсаторов, а для полигона в 10 раз меньше (248х2480) 14 конденсаторов. Выбор частоты определяется, тем что есть линии LVDS с частотой 875 Mbps. В интернете находил, что моделировать нужно до 500-1000 МГц по разным источникам. 

Я что-то не понимаю? И увеличение площади полигонов питания ухудшает качество питания на высоких частотах?

Копия 28nm_pdn_16.0_hid_04_27.7z

[_Sergey_ 33]

Может ухудшить..

[Александр Мылов 4]

6 часов назад, dinam сказал:

Я что-то не понимаю? И увеличение площади полигонов питания ухудшает качество питания на высоких частотах?

Обязательно ухудшит

Две обкладки, диэлектрик, индуктивность, обязательно появится собственная рез. частота.

[dinam 10]

2 часа назад, Александр Мылов сказал:

Обязательно ухудшит

Две обкладки, диэлектрик, индуктивность, обязательно появится собственная рез. частота.

Фишка в том, что насколько я понял считается, что индуктивность нулевая. Поэтому отсутствует резонансная частота. 

[rloc 93]

5 часов назад, dinam сказал:

По результатам моделирования получается, что для полигона 2480х2480 mils нужно порядка 35 конденсаторов, а для полигона в 10 раз меньше (248х2480) 14 конденсаторов. Выбор частоты определяется, тем что есть линии LVDS с частотой 875 Mbps.

Многослойный "пирог" предпочтителен, VCC-GND-VCC-GND-... с высотой ядра/препрега 50мкм, если производитель позволяет. Так Xilinx рекомендует. В одном слое увеличение площади не должно ухудшать ЭМС, то и улучшать особо тоже. Excel никак не сравним с полноценным моделированием типа Sigrity/HyperLynx.

[dinam 10]

12 часов назад, rloc сказал:

Многослойный "пирог" предпочтителен, VCC-GND-VCC-GND-... с высотой ядра/препрега 50мкм, если производитель позволяет. Так Xilinx рекомендует. В одном слое увеличение площади не должно ухудшать ЭМС, то и улучшать особо тоже. Excel никак не сравним с полноценным моделированием типа Sigrity/HyperLynx.

Я не про ЭМС слава богу 😊. А про качество питания. На примере типовой 4х слойки. Маломощной, но с линиями со скоростью 875 Mbps. Изредка читая умные книжки и статьи на эту тему у меня осталось в памяти, что современная стратегия разводки питания это то что вы описали - слои питания, чем больше, тем лучше и с минимальной высотой препрега. Считается, что полигон имеет нулевую индуктивность. И поэтому конденсаторы по питанию уже можно не стараться лепить поближе, например, к FPGA. А стараться их и FPGA подключить с минимальной индуктивностью к этому полигону и земле. Плюс читал, что на высоких частотах, когда уже дискретные конденсаторы не работают используют ёмкость полигонов на плате и делают емкости на кристалле или внутри микросхемы. Т.е. специально ради этого набирают емкость слоями. А у меня по результатам моделирования получается, что ёмкость платы только ухудшает качество.

[_Sergey_ 33]

2 hours ago, dinam said:

Считается, что полигон имеет нулевую индуктивность. 

Приведите пожалуйста цитату и источник.

[dinam 10]

41 минуту назад, _Sergey_ сказал:

Приведите пожалуйста цитату и источник.

Самый первый, источник который удалось найти. Хорошо, конечно правильнее сказать не нулевую, а пренебрежимо малую по сравнению с другими индуктивностями. Например, в этом документе AN 750: Using the Altera PDN Tool to Optimize Your Power Delivery Network Design. Обратите внимание на первое предложение. А в модели она её даже не учитывает, смотрите рисунок ниже. Так вот моделирование, которое предлагает Intel, не учитывает эту индуктивность и всё равно для меня такой странный результат. Также скорее всего и в этой книге читал про это читал.

[_Sergey_ 33]

Я не раз уменьшал полигон питания чтобы PDN нормально работал.

[dinam 10]

33 минуты назад, _Sergey_ сказал:

Я не раз уменьшал полигон питания чтобы PDN нормально работал.

Сильно странно это для меня. В том же документе в конце Intel даёт рекомендации для улучшения PDN - увеличивать емкость между слоями любыми способами.

А при моделировании в её же инструменте я вижу прямо противоположное. Или это у меня какой-то не типовой случай и обычно это даёт положительный результат?

[_Sergey_ 33]

Случай типовой, уже было сказано:

19 hours ago, Александр Мылов said:

Обязательно ухудшит

Две обкладки, диэлектрик, индуктивность, обязательно появится собственная рез. частота.

[dinam 10]

14 минут назад, _Sergey_ сказал:

Случай типовой, уже было сказано:

Похоже мы пошли по кругу. Ещё раз, в модели нет индуктивности у слоёв, и в инструменте как видно используется эта модель.

[Александр Мылов 4]

22 часа назад, dinam сказал:

Фишка в том, что насколько я понял считается, что индуктивность нулевая. Поэтому отсутствует резонансная частота.

Ошибаетесь!

 

5 часов назад, dinam сказал:

Ещё раз, в модели нет индуктивности у слоёв, и в инструменте как видно используется эта модель.

То,что в EXСEL  вообще не воспринимаю серьёзно. Картинка красивая, а пользы нет.

5 часов назад, dinam сказал:

Ещё раз, в модели нет индуктивности у слоёв, и в инструменте как видно используется эта модель.

Хреновый инструмент. Не используйте его. Больше пользы будет. Только вносит "пургу" в мозги.

[rloc 93]

5 часов назад, dinam сказал:

Я не про ЭМС слава богу

ЭМС в самом прямом смысле. Как в excel учесть, что полигон изрешечен via, где-то с термобарьерами? Влияние произвольной геометрии плейна со свойствами патч-антенны и краевыми эффектами? Взаимное влияние via и оптимизация их расположения для уменьшения индуктивности (чередование направлений токов)? Даже не представляете, насколько далека упрощенная модель с эквивалентными индуктивностями, сопротивлениями и емкостями на частотах выше 100МГц.

[dinam 10]

59 минут назад, Александр Мылов сказал:

Ошибаетесь!

То,что в EXСEL  вообще не воспринимаю серьёзно. Картинка красивая, а пользы нет.

Хреновый инструмент. Не используйте его. Больше пользы будет. Только вносит "пургу" в мозги.

Вроде фирма солидная и для приличных микросхем предназначен инструмент. А есть инструмент с лёгким порогом вхождения и доступным пользователям этого форума? Платы развожу в Altium.