[Alex77 10]

Vivado ML Edition 2025.1 Release Highlights:
 

New Device Support for

• Versal AI Edge Series Gen 2, Versal Prime Series Gen 2
• Spartan UltraScale+ Family
   

Unified Selective Device Installer for All Versal Devices

• Reduces the Vivado download size significantly compared to previous versions
• Enables users to select one or more devices, instead of an entire Versal product line while installing the Vivado Design Suite 
   

Versal QoR Enhancements

• Calibrated Deskew: Option to enable calibrated skew compensation to minimize local and global skews for Versal SSIT devices only 
• Multi-phase NoC Support: Time-slice the QoS and bandwidth requirements to maximize the NoC performance
   

Flexible Boot of Processing System in Versal Devices

• Boot the processing system first and then dynamically load the PL on the fly
• Public access for all production Versal devices
• Default flow for Versal Prime Series Gen 2 and Versal AI Edge Series Gen 2 devices
   

Continuing to Enable RTL Flows

• New AXI Switch IP: A fully customizable RTL-based IP that serves as a bridge between different AXI interface types and widths
   

Ease-of-Use Enhancements

• Two dedicated “Clocking and Reset” and “Interrupt and AXI-4 Lite” views in the IP Integrator providing more information
• New Pblock planner; a one-stop shop, with everything related to creating a pblock
• New addressing GUI for automatic grouping of the equivalent address spaces for Versal Prime Series Gen 2 and Versal AI Edge Series Gen 2 devices
• GUI support for report_dfx_summary, which provides direct access to data specific to DFX for enhanced debugging

[Alex77 10]

AMD Unified Installer for FPGAs & Adaptive SoCs 2025.1 SFD (TAR/GZIP - 109.66 GB)

[fguy 7]

Дистрибутив относительно 2024.2.2 похудел аж на 20 Гб - хотя с виду ничего не вырезали.

Из новых фич теперь все ставится в одну папку C:\Xilinx\2025.1 а не как раньше по продуктам.

Оболочка вивады с виду не пострадала.

С витис-ом траблы те же - при создании ядра хлс уходит в долгую думу, но через несколько минут хотя бы выдает результат.

Тратить столько времени на создание каждого ядра сомнительное удовольствие.

С открытием созданного ядра дела еще хуже. Ну и опцию --classic похоже вырезали совсем.

[Zversky 21]

Вопрос тут же с "небольшим" даунгрейдом по номеру версии: коллеги проектируют на 2018.2, обосновывая выбор ещё с тех времён отсутствием какого-либо прогресса, а, наоборот, наличием регресса с т.з. багов для Zynq7k. Просьба подтвердить или опровергнуть утверждение коллег.

Тут же вопрос: указанная в топике версия поддерживает упомянутый мною Zynq7k и, если да, то какие плюшки коллеги могут получить, проапгейдив ПО?

[Alex77 10]

В 07.06.2025 в 19:19, Zversky сказал:

обосновывая выбор ещё с тех времён отсутствием какого-либо прогресса, а, наоборот, наличием регресса с т.з. багов для Zynq7k.

а что религия не позволяет хотя бы глазами посмотреть на новые версии ?

пс: список отличий может оказаться достаточно длинным

[Zversky 21]

48 минут назад, Alex77 сказал:

а что религия не позволяет хотя бы глазами посмотреть на новые версии ?

спасибо за ответ. уже не только посмотрел, но и скачал и загружаю в закрома

49 минут назад, Alex77 сказал:

а что религия не позволяет хотя бы глазами

и вопрос адресовался не к тому, кто посмотрел хотя бы глазами, а кто хотя бы пощупал руками и может сказать хотя бы ртом, а не не приплетать религию. хотя бы

[Zversky 21]

/upload/FPGA/_Xilinx_/_ISE+Vivado+Vitis_/Unified_2025.1/

[fguy 7]

Все зависит от потребностей и приоритетов. Я и сам завис на 18.3 из за хлс, который точно лучше не становится. Новый витис в последних версиях заместо сдк и хлс фактически неработоспособен. Если зудит от желания нового можно попытаться пересобрать какой-нибудь из рабочих проектов в 24.2.2 и использовать витис в классик. Если с хлс не зависаете может что и получится, а дальше уже будете сами решать насколько это лучше или хуже.

[Alex77 10]

по любому вивада 20+ лучшее чем 18+ (за sdk не скажу)

[fguy 7]

41 минуту назад, Alex77 сказал:

по любому вивада 20+ лучшее чем 18+ (за sdk не скажу)

А чем конкретно хотя бы для вас? Я столкнулся с парой косяков для 7х цинков которые исправлены в 2023, но с другой стороны в 2014х для них есть то чего дальше нет совсем. К счастью косяки не фатальные и не актуальные для меня, а вот 14й приходится пользоваться - другого решения пока не нашел.

[Alex77 10]

диагностика: lint+ metodology (elab, sintez, implement)

цинки - ну не знаю, глюков особых не видел.

[Alex77 10]

и что было такого в 14 и чего нет в 23 ?

[fguy 7]

8 часов назад, Alex77 сказал:

и что было такого в 14 и чего нет в 23 ?

в сдк был флэшбернер для цинков который нормально инициализировал флэшки - во всех более поздних это сделано через фсбл и не работает в ряде случаев 

исправления в 23 относительно 18 так же касались кодов ядер в сдк - работа с еммц и инициализация процессорного ядра

[Alex77 10]

понедельник ни черта невкурил...

"поздних это сделано через фсбл" ну как бы в  фсбл-е должно иметь работу с флэшками, а в собственном софте тоже нормально работается. в чём проблема ?

"и не работает в ряде случаев " где запятая до или после этой фразы ?

"работа с еммц и инициализация процессорного ядра" а здешь чего такого печального ? емц давно не смотрел, АРМ-ядро стартует чего ещё требуется?

[fguy 7]

1 час назад, Alex77 сказал:

"поздних это сделано через фсбл" ну как бы в  фсбл-е должно иметь работу с флэшками, а в собственном софте тоже нормально работается. в чём проблема ?

проблема во флэшках - приходят залоченные, по даташиту разлочить не получилось, а флэшбернер с 14-го сдк делает это без проблем

1 час назад, Alex77 сказал:

"работа с еммц и инициализация процессорного ядра" а здешь чего такого печального ? емц давно не смотрел, АРМ-ядро стартует чего ещё требуется?

драйвер еммц из сдк 18.3 не инициализирует чип еммц - если чип прошел инициализацию в более позднем сдк, то дальше уже работает

с инициализацией арм-ядра есть маленькая тонкость - если вы грузите последовательно 2 проекта - типа загрузчик и из него штатный проект, а конфиги арм-а у них разные то фсбл штатной не делает переинициализацию арм-а - например, добавили в штатную вывод ps spi через pl - по jtag из сдк все будет работать, но как только начнете грузить через загрузчик где этот порт на арм-е не прописан, то работать spi не будет.