[jcxz 359]

11 минут назад, makc сказал:

Без испытаний - никак. Моделирование здесь не сильно помогает. Так что опыт и только опыт - сын ошибок трудных. 

Имелось в виду: "Без самостоятельных испытаний". Ведь ячейки, изготовленные по той или иной технологии, наверняка уже кем-то ранее испытывались. И наверняка есть готовые статистические данные и по той и по другой технологии.

11 минут назад, makc сказал:

В отчётах по надежности есть данные по технологическим нормам.

Но вот. Типа того.

[makc 381]

2 минуты назад, RobFPGA сказал:

Я  хочу сказать что нет смысла гадать на каких нормах и на сколько будет выше или ниже. Тем более не зная особенности технологий. 
Без достоверных данных от производителя или ресурсных испытаний это переходит в плоскость веры - "мне кажется/я верю что ... ",  а  в вопросах надёжности это плохая практика.  

Давайте ещё раз попробуем посмотреть на эту ситуация с позиции не количественных, а качественных оценок. Имеется две микросхемы: одна выполнена по нормам 65 нм, а другая по 90 нм. Какая скорее всего будет надёжнее в контексте данной темы при прочих равных? Я думаю, что 90 нм. Если вы с этим не согласны, то пожалуйста обоснуйте почему. В свою очередь я вижу такое обоснование: больше площадь затвора => больше заряд => ниже вероятность, что он стечёт и т.п. Т.е. толще - значит прочнее.

[jcxz 359]

6 минут назад, RobFPGA сказал:

Без достоверных данных от производителя или ресурсных испытаний это переходит в плоскость веры - "мне кажется/я верю что ... ",  а  в вопросах надёжности это плохая практика.  

Если вы берёте в руки скажем отвёртку, на которой написано, что её "сопротивление изоляции рассчитано на 1000V", то вы каждый раз, перед пользованием этой отвёрткой будете предварительно проводить испытания на прочность изоляции? Или поверите написанному?

"надёжность" - может быть как минимально необходимой (по ТЗ), так и типичной. На "минимально необходимую" производитель может провести испытания. Что минимум столько-то циклов выдержит. А сколько сверх того? Для потребителя это тоже важно. А в документах может не быть. Так как производитель обеспечил необходимый минимум и более его не интересует.

[makc 381]

3 минуты назад, jcxz сказал:

Имелось в виду: "Без самостоятельных испытаний". Ведь ячейки, изготовленные по той или иной технологии, наверняка уже кем-то ранее испытывались. И наверняка есть готовые статистические данные и по той и по другой технологии.

Я пока таких не нашёл, но было бы крайне интересно их посмотреть.

 

4 минуты назад, jcxz сказал:

Но вот. Типа того.

Да, но там они подтверждают, что при переходе от 90 к 65 нм хуже не стало и ресурсные тесты на 100к записей также проходят успешно.

[jcxz 359]

4 минуты назад, makc сказал:

Да, но там они подтверждают, что при переходе от 90 к 65 нм хуже не стало и ресурсные тесты на 100к записей также проходят успешно.

Это понятно. Вопрос - какой остаётся ресурс после этих 100К циклов?

[RobFPGA 93]

17 minutes ago, makc said:

В свою очередь я вижу такое обоснование: больше площадь затвора => больше заряд => ниже вероятность, что он стечёт и т.п. Т.е. толще - значит прочнее.

Я могу возразить что при 90 nm  может быть тоньше слой диэлектрика, или параметры этого диэлектрика хуже, или много ещё чего другого ...  из за чего производитель для этих широких норм  даёт такие же цифры  как и на мелкие ...   
Мы может только гадать об этом  ... 

17 minutes ago, jcxz said:

Если вы берёте в руки скажем отвёртку, на которой написано, что её "сопротивление изоляции рассчитано на 1000V", то вы каждый раз, перед пользованием этой отвёрткой будете предварительно проводить испытания на прочность изоляции? Или поверите написанному?

Если отвёртка сертифицирована на 1000V, то нет, каждый раз проверять не буду,  а буду проверять периодически по условиям сертификации и ТБ эксплуатации.  А для некоторых условий применений проверка средств защиты проводится каждый раз перед использованием ...  
И при этом  я не буду пытается лезть такой отвёрткой в цепи с напряжением >1000V гадая на сколько выше заложил производитель запас в изоляции, или веря что синяя изоляция на ручке отвёртки лучше красной ...

[makc 381]

28 минут назад, RobFPGA сказал:

Я могу возразить что при 90 nm  может быть тоньше слой диэлектрика, или параметры этого диэлектрика хуже, или много ещё чего другого ...  из за чего производитель для этих широких норм  даёт такие же цифры  как и на мелкие ...   
Мы может только гадать об этом  ... 

Почему на 90 нм должне быть тоньше слой диэлектрика? Мне думается, что там должно быть ровно наоборот. Собственно поэтому более тонкие техпроцессы имеют больше потребление в статическом режиме - из-за более тонких диэлектриков увеличиваются суммарные токи утечки в режиме покоя. 🤔

Возвращаясь к теме. Сегодня посмотрел на лог процесса записи данных в несчастный MDR2306FI и заметил интересную особенность: возросло время записи 2 кБ данных в сектор со стиранием. В начале теста оно было около 14-15 мс, а после приблизительно 2М записей стало нередко доходить до 27-28 мс и похоже со временем оно только увеличивается. Уж не пытается ли контроллер во флеше парировать износ увеличивая время удержания стирающего потенциала?

 

А вот ещё одна картинка из микроновского гайда TN-12-30: NOR Flash Cycling Endurance and Data Retention на тему надёжности NOR:

Получается, что мой замученный миландровский чип после более чем 2М записей должен при нагревев терять данные меньше, чем за час. Завтра проверю это на практике.

[RobFPGA 93]

1 minute ago, makc said:

Почему на 90 нм должне быть тоньше слой диэлектрика?

Нормы nm в первую  очередь означают ограничения на мин. геометрические размеры по пощади, а не по толщине слоёв.
Тоньше диэлектрик может быть например (могу лишь предположить) чтобы зарядить затвор большей площади и ёмкости за тоже время что и мелкий.
Или потому что другой тип диэлектрика например обычный SiO₂ вместо high-k в  более тонких.  

8 minutes ago, makc said:

из-за более тонких диэлектриков увеличиваются суммарные токи утечки в режиме покоя

Не только за диэлектриков, а сколько именно из за  физ. размеров всего.  При малых размерах  даже при запертом транзисторе увеличивается вероятность туннелирования электрона сквозь канал.    

19 minutes ago, makc said:

2М записей должен при нагревев терять данные меньше, чем за час.

Не "должен",  а "может"  

[makc 381]

6 минут назад, RobFPGA сказал:

Не "должен",  а "может"  

Вот я и проверю, что с ним и как. 🙂

[Vasily_ 137]

23 часа назад, jcxz сказал:

Сейчас как раз сравниваю 3 возможных альтернативы для SPI-Flash чипа: W25Q32BV, W25Q32FV, W25Q32JV.

Может стоит посмотреть на EEPROM ?

[makc 381]

Только что, Vasily_ сказал:

Может стоит посмотреть на EEPROM ?

Тогда уж на MRAM, где обещают практически ничем не ограниченный ресурс (в теории).

[Vasily_ 137]

47 минут назад, makc сказал:

Тогда уж на MRAM

Но ценник у них как у говорящей. 

[makc 381]

Только что, Vasily_ сказал:

Но ценник у них как у говорящей. 

Ну тут уж решать каждому для себя. Иногда цена является вторичным фактором.

[jcxz 359]

1 час назад, Vasily_ сказал:

Может стоит посмотреть на EEPROM ?

А смысл? Немного больше ресурс, но гораздо меньше, чем у кольца во FLASH.

1 час назад, makc сказал:

Тогда уж на MRAM

В последних двух проектах главным ограничивающим фактором была скорее не цена, а площадь платы. И нужно было хранение конфига + приём/хранение новой прошивки при обновлении. MRAM на такой размер уже - дороговато. Потому - только SPI-флешка. Безальтернативно.

[Vasily_ 137]

1 час назад, jcxz сказал:

Немного больше ресурс, но гораздо меньше, чем у кольца во FLASH.

Это немного больше ?

https://www.st.com/resource/en/datasheet/m95p32-e.pdf

Write endurance: 500 kcycles on full temperature range • Data retention: – 100 years – 10 years after 500 kcycles