Jump to content
    

PCIe 5.0 X16 странные графики потерь

Коллеги, нужна помощь.

Есть референсный дизайн мат платы, с которого сняли S-параметры диф пар PCIe интерфейса.
Разработали свою, очень непохожую на исходную плату, плату в другом форм-факторе. Стек и параметры линий передач повторили на 100%.
Сняли в точно таком же режиме такие же S параметры всё тех же цепей PCIe. Эти цепи образуют интерфейс x16 в обычном PCIe разъёме.
Так вот три RX линии из нашего дизайна ведут себя точно также, как линии с реф дизайна. А тринадцать прочих немного, но заметно хуже. Я говорю об Insertion Loss. Крутизна вносимых потерь растёт заметно круче, чем у хороших линий.
И вот мы всё не можем понять, чем конструктивно отличаются хорошие линии от плохих. Они проходят по одним и тем же слоям, с одинаковым количеством переходушек у них всё одинаково.
Геометрическая разница конечно наблюдается: хорошие линии идут от пэдов разъёма влево, а все плохие - вправо. Хорошие линии в горизонтальной части отделены от плохих сквозными отверстиями от DDR разъёмов.
Однако не то что теорию подогнать не удаётся под эту разницу, мы провели эксперименты в сигрити, которые дали нам некоторую уверенность, что проблема не в этом.

В целом хорошие и плохие сейчас в одинаковых условиях.

image.thumb.png.4d48ce2fa528960c96fff397ed283692.png

top Зелёные - хорошие, красные - плохие                                                               4 слой

image.thumb.png.96def08db33ebdae2d2137c39feaa8e6.pngimage.thumb.png.facd7cf75bb3b961d4b99882ba8578cb.png

image.thumb.png.b73ee3ff92d3bc4dd32a67b67c433f2e.png

В чём может быть причина такого поведения Insertion Loss?

Share this post


Link to post
Share on other sites

Что за изломы в диффпарах?

image.png

 

Будет легкое рассогласование и, соответственно, потери.

Дальше - на картинке не очень хорошо видны переходные около смены слоев по пути трасс - какие-то точки стоят, но понять точно, переходные это или нет - нельзя.

Ну и еще момент - что под и над этими трассами? Сплошные опоры? Нигде не рвутся геометрически?

И еще: что мешает симметрировать вывод "плохих" диффпар с "хорошими", т.е. максимально короткие одинаковые длины на слое коннектора, потом переход на другие слои.

Я бы еще слегка добавил зазор между диффпарами, на приблизительный вид кажется местами слишком узковато даже для 3W.

И еще я бы накрутку длин внутри каждой диффпары старался ближе к коннектору отнести.

Кстати, ровнять по длине такие пары сложнее - 1 см по верхнему, потом 9 см по другому слою не есть то же самое, что 5 см по топу и 5 см по другому. Это учтено?

Share this post


Link to post
Share on other sites

1. Артефакт скринфота. Линии идут ровно;

2. Переходушки стоят;

3. Опоры сплошные, нигде не рвутся;

4. У хороших линий от пинов коннектора отводы идут под коннектор (налево), у плохих в другую сторону. Есть среди плохих линий как с короткими отводами, так и с длинными. При этом характер вносимых потерь у них одинаковый;

5. Зазор между линиями большой, они друг на друга не влияют. Пробовал удалять линии через одну и моделировать - результат не меняется;

6. Дифпары выравнивались как по статической фазе, так и по динамической;

7. У PCIe довольно большие допуски по выравниванию линий между собой. И в контексте данной темы это не имеет значения;

Share this post


Link to post
Share on other sites

18 часов назад, speedtree сказал:

чем конструктивно отличаются хорошие линии от плохих

тем, что первое переходное отв. стоит на гораздо большем расстоянии, чем у хороших.

---

зазор нормальный.

накрутка сделана правильно

выравнивание между диффпарами не требуется.

-----

в принципе можно забить. контроллер все вытащит

Share this post


Link to post
Share on other sites

Под процессором увеличьте картину. Правый нижний угол.

RL тоже интересно посмотреть..

Share this post


Link to post
Share on other sites

Ага..

1. Хорошие не проходят по земляному решету под процессором.

2. Импеданс дифпар в pin-field проверяли? Опция Tabbed routing - доступна?

 

На разъеме на каждый GND вывод нужно по два переходных в разные стороны.

Думаю вырезы в Plane для уменьшения емкости площадок тоже хорошо.

 

ЗЫ: Хорошие линии соответствуют требованиям?

Share this post


Link to post
Share on other sites

1. Частично проходят

2. переносили плохие дифпары на крайние пины - результат не изменился

3. Пробовали пины GND разъёма подключать с двух сторон - изменения значения вносимых потерь незначительные

4. Вырезы в Plane на втором слое присутствует как у хороших так и у плохих.

Сейчас бы понять природу отличий в графиках вносимых потерь.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...