C2000 3 April 4, 2024 Posted April 4, 2024 · Report post Кто нибудь замерял реальную производительность? На каких МК? Сколько в среднем тратит тактов на простые инструкции? Сколько на DSP, SIMD Естественно не считая задержки FLASH. Интересно что реально какие МК на ядре RISC-V могут выдать. У каких есть нормальный конвейер/instruction prefetch. Quote Share this post Link to post Share on other sites More sharing options...
makc 369 April 5, 2024 Posted April 5, 2024 · Report post 15 часов назад, C2000 сказал: Кто нибудь замерял реальную производительность? На каких МК? Эти вопросы уже обсуждались здесь на форуме, по-моему где-то в теме про АМУР. Замеры были, но результат во многом зависит от типа задач. Некоторые задачи плохо ложатся на RISC-V из-за отсутствия регистра флагов. 15 часов назад, C2000 сказал: Сколько в среднем тратит тактов на простые инструкции? Сколько на DSP, SIMD Зависит от реализации, архитектура это не определяет. 15 часов назад, C2000 сказал: Интересно что реально какие МК на ядре RISC-V могут выдать. Всё по-разному. Например, у Миландра MDR1206FI оказался быстрее MDR32F02FI (К1986ВК025) раза в полтора на ГОСТовых алгоритмах шифрования (без использования аппаратных блоков и спец.команд) несмотря на падение рабочей частоты до 48 МГц с прежних 56 МГц. 15 часов назад, C2000 сказал: У каких есть нормальный конвейер/instruction prefetch. Что значит "нормальный"? Конвейер есть практически у всех, но есть нюансы в части его стыковки с шинами и контроллерами памяти, что обязательно сказывается на производительности. Quote Share this post Link to post Share on other sites More sharing options...
dOb 10 April 5, 2024 Posted April 5, 2024 · Report post На рутьюбе есть лекция по поводу амура. Умножение занимает 32тика, а прочие инструкции в зависимости от того, откуда считываются. Например если из внешней флеш, то совсем медленно. Quote Share this post Link to post Share on other sites More sharing options...
Михась 9 April 6, 2024 Posted April 6, 2024 (edited) · Report post Сначала надо понять, что есть целое семейство ядер RISC-V. Самое младшее - совсем дохлое, нет даже аппаратного умножения. Вот например, какие варианты предлагает WCH http://joxi.ru/82QolW6S4npwJr Edited April 6, 2024 by Михась Quote Share this post Link to post Share on other sites More sharing options...
asoneofus 1 August 23, 2025 Posted August 23, 2025 · Report post Вопрос ... странный. Есть микроконтроллерные. 32-зарядные миллипизеры. У них есть конвейер ... и то не всегда ))) Да-да, и такие есть. В микроконтроллерах дело неблагодарное с предсказаниями, параллельными исполнениями, альтернативными ветвлениями и конкурентными исполнениями бодаться, но чуть-чуть делается: В частности: WCH успешно борется широкой выборкой инструкций и оптимизацией загрущки исполнительных устройств ... Но не сказать что старательно. Различия между поколениями 2/3/4 (сейчас 5 протаптывают) - в основном связаны с технологиями и повышению тактовой, оптимизация маленькая (а оно им и не надо) Вот результаты CoreMark Если вообще про RISK-V - то там монстров в полный рост хватает со всеми фишками "тяжёлых" процессоров: как с одновременностью исполнения нескольких инструкций, так и многоядрёности. Quote Share this post Link to post Share on other sites More sharing options...
