Alex77 4 4 апреля Опубликовано 4 апреля (изменено) · Жалоба Вот упоротый гуманитарий... Если вы хотите реализовать вашу схему в реальной микросхеме (в ПЛИСе) - то вы просто обязаны преобразовать часть своей схемы (там где используются Z-буфера) в нечто, что реализуется на "функционально полном логическим базисе" ПС: с другой стороны: если будете собирать реальный прототип на рассыпухе (155ла3 и еже с ними), то можете использовать Z-буфера (155лн6) и применить паяльник, дабы "в корячить" ваш "магический" резистор. ПСПС: не знание законов основ схемотехники не освобождает от их исполнения... Изменено 4 апреля пользователем Alex77 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Freibier 3 4 апреля Опубликовано 4 апреля · Жалоба 38 минут назад, accurate_random сказал: Можете перманентный бан впаять, впрочем ...можно и удалить аккаунт...наверное. Бан просите? А с кого я буду угорать вечерами? Не покидайте нас! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 4 апреля Опубликовано 4 апреля · Жалоба оффтоп: пятница не за горами... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yuri124 3 5 апреля Опубликовано 5 апреля (изменено) · Жалоба On 4/4/2024 at 10:23 PM, accurate_random said: эти выводы построены вами на On 4/4/2024 at 9:33 AM, Yuri124 said: предполагаю Вы выдернули одно единственное слово из очень длинного контекста, не потрудившись даже вникнуть в смысл сказанного Вам! Это мое предположение основано на кое-каком (относительно гуру этого форума - очень небольшом) моем личном опыте реализации вот примерно, по сути, такой же схемы, как у Вас - только без 3-стабильных элементов и каких-то "согласующих" резисторов внутри кристалла FPGA. Так вот, к моей радости, синтезатор смог уложить требуемую логику (относительно длинные цепочки, если бы их реализовывать по Вашей схемотехники - отдельными ЛЭ, типа как в 555ЛА3) в нечто более короткое по длине (и - соответственно, более быстродействующее), используя имеющиеся в ПЛИС 6-входовые LUT. On 4/4/2024 at 10:23 PM, accurate_random said: Насчёт альтернативы согласующего резистора поясните, пожалуйста, а что это такое - "согласующий резистор"? В ВЧ технике (RF, всякие скоростные интерфейсы) - я понимаю, что это такое, как оно работает, и зачем это нужно. Внутри FPGA - что это такое может быть? On 4/4/2024 at 10:23 PM, accurate_random said: последовательная цепь всегда останется последовательной, даже если вы сложите множество спичек рядом - их общая длина не увеличится и каждой в отдельности тоже Вот я многократно читаю в Ваших постах слово "логика". Но - в упор не вижу логики в этом высказывании. Вы не понимаете смысла "последовательная цепь"?! Если цепь - последовательная, то и спички кладутся последовательно (т.е. - друг за дружкой, начало (чистый конец) одной к концу (серная головка) другой). И даже если эту таким образом склеенную цепь свернуть в спираль или сложить зигзагом - длина пути сигнала от начала всей цепи к ее концу останется равной сумме длин спичек. А "если вы сложите множество спичек рядом" - это таки параллельная цепь! Точнее - параллельно расположенные цепи. On 4/4/2024 at 10:23 PM, accurate_random said: мне это не мешает проектировать свою логику, и не помешает правильно её откомпилировать А кто Вам может запретить проектировать что-то свое и по-своему?! И правильно откомпилировать тоже никто не помешает - если что-то будет не так, компилятор (синтезатор) выдаст предупреждение/сообщение об ошибке, и - либо Вы не получите нужного быстродействия, либо - Вам придется делать правильно и, соответственно, компилировать тоже правильно... Изменено 5 апреля пользователем Yuri124 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yuri124 3 5 апреля Опубликовано 5 апреля · Жалоба On 4/4/2024 at 10:58 PM, accurate_random said: ответы на задаваемые вопросы абсолютно бесполезны хорошо заданный вопрос содержит половину ответа. Для этого необходимо, чтобы вопрошающий хорошо представлял себе суть вопрошаемого. Вам неоднократно указывали на конкретные пробелы в Вашем представлении - но Вы, в силу незнания/нежелания понять/невозможности понять (осмыслить) - [выберите любое по Вашему желанию] - не в состоянии понять/принять эти ответы... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Plain 199 5 апреля Опубликовано 5 апреля (изменено) · Жалоба В 02.04.2024 в 20:50, accurate_random сказал: Какова скорость прохождения сигнала через вентиль не логический? Если имеется ввиду аналоговый ключ, то очевидно, скорость задаётся сопротивлением передатчика и ключа (точнее, всей цепи), индуктивностью всей цепи и ёмкостями передатчика, ключа и приёмника. Изменено 5 апреля пользователем Plain Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 28 5 апреля Опубликовано 5 апреля · Жалоба 1 час назад, Plain сказал: Если имеется ввиду аналоговый ключ, то очевидно, скорость задаётся сопротивлением передатчика и ключа (точнее, всей цепи), индуктивностью всей цепи и ёмкостями передатчика, ключа и приёмника. И физической длиной всей этой схемы 🙂 13 часов назад, accurate_random сказал: Спасибо за многократное напоминание мне о том, что я ничего не понимаю. Это делается не для того чтобы вас задеть. А для того чтобы обозначить пробелы в знаниях которые не дают вам возможности понять в чём проблема. Т.е. по сути предложение почитать о вопросе чуть более подробно. Вы упорно пытаетесь соединять несколько выходов в одну линию. Для этого нужно третье состояние. Внутри современных плис его во нет. Оно эмулируется через логику что даёт задержку. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
accurate_random 1 5 апреля Опубликовано 5 апреля (изменено) · Жалоба 10 часов назад, MegaVolt сказал: Если имеется ввиду аналоговый ключ 10 часов назад, MegaVolt сказал: А для того чтобы обозначить пробелы в знаниях которые не дают вам возможности понять в чём проблема. Ну так проблема в том, что никто из вас ещё, восполняя мои пробелы не применял правильную терминологию до меня. То-есть то что элемент называется правильно электронным ключом - сказал я, вы писали какие-то жаргоны сантехнические...поэтому верить вашим благим намерениям - я никак не предрасположен. Из задержек в книге указаны вызываемые скоростью срабатывания и паразитной емкостью. Так как в моих схемах срабатываение производится заранее, то скорость ограничена паразитной ёмкостью. и да - у меня в схеме цифровые ключи (это не мешает создавать не тактируемую схему, так как сигналы имеют ту-же прямоугольную форму на графиках ВАХ), не трудно догадаться потому как плавающее состояние принимается за ошибку (да и поддерживается FPGA), как и то, что вы уже третью неделю мне скопом морочите голову. Пора удалить свой ак тут. Впрочем нету. Ладно, удачи, тут бесполезное общество слышащее только себя и применяющее не честные методы убеждения и извлечения выгод. Больше сюда я не напишу (этот форум). Изменено 5 апреля пользователем accurate_random 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Freibier 3 5 апреля Опубликовано 5 апреля · Жалоба 36 минут назад, accurate_random сказал: применяющее не честные методы убеждения и извлечения выгод 36 минут назад, accurate_random сказал: Пора удалить свой ак тут Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yaahoo 0 5 апреля Опубликовано 5 апреля · Жалоба Отвечу на первый вопрос, хотя не уверен что это то, что нужно автору. В КМОП логике ключом выступает транзистор - nmos или pmos. При этом логический элемент может состоять из большого числа ключей (к примеру, классический инвертор состоит из 2 ключей) Если транзистор включен последовательно (от входа к выходу, т.н. pass gate), то сопротивление открытого nmos - от десятков до сотен Ом, для pmos - то же но килоОм, т.е. почти в 100 раз больше. Но это если nmos и pmos одинакового размера, а на практике pmos делают шире nmos, и сопротивление у них становится примерно одного порядка. В ПЛИС на подобных проходных транзисторах сделан LUT - это просто таблица истинности, универсальная функция от 3 (4 или 5) входов, которая программируется в зависимости от задачи. Но внутри это матрица из проходных транзисторов, фактически - ключей. Далее, что есть задержка? Это время нарастания RC, где сопротивление складывается из сопр. открытого транзистора и сопр. проводника, а С это емкость затвора транзистора и паразитная емкость между проводами. Кстати, сопротивление закрытого транзистора - мегаОмы, т.е. большое, но конечное, и в отличие от идеального ключа закрытый транзистор таки может переключить свой выход, просто это займет ооочень много времени. Вся остальная логика в том же ПЛИС делается по другому принципу, где транзисторы включены между питанием и землей, и получается что выход логического элемента полностью развязан со входом. Т.е. в виде сопротивления такой элемент представить уже нельзя. Задержка расчитывается по другому принципу - это по прежнему RC провода, плюс время переключения транзисторов в элементе. Важный момент - в современных процессах задержки RC сопоставимы, а часто даже больше, чем задержки в лог. элементах. Т.е. RC пренебрегать нельзя Зачем это все вам, я не знаю. Информация скорее из аналоговой области, плисоводам это не нужно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Plain 199 6 апреля Опубликовано 6 апреля · Жалоба 6 часов назад, Yaahoo сказал: остальная логика в том же ПЛИС делается по другому принципу Из оставшегося лишь триггеры, но они тоже сделаны на аналоговых ключах. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yaahoo 0 6 апреля Опубликовано 6 апреля (изменено) · Жалоба On 4/6/2024 at 4:44 AM, Plain said: Из оставшегося лишь триггеры, но они тоже сделаны на аналоговых ключах. На одних pass gate много логики не наваяешь, обязательно нужны усилители (кмоп инвертор можно рассматривать как инвертирующий усилитель), а с ними есть и обычная логика - в коммутаторах трассировки глобальных сигналов, локальных сигналов, в тех же LUT есть обратные связи, да и много чего еще. Что до флопов, то я не в курсе как их делают, но охотно верю что дизайн похож на ячейку SRAM, т.е. с pass gate на входе, но сам элемент хранения обязан быть сделан на двух инверторах во встречном включении. Если есть транзисторная схема флопа в ПЛИС, скиньте, любопытно было бы взглянуть, чисто для общего развития Изменено 6 апреля пользователем Yaahoo Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Plain 199 6 апреля Опубликовано 6 апреля · Жалоба https://www.icdesigntips.com/2020/10/flip-flop-explanation.html Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yaahoo 0 6 апреля Опубликовано 6 апреля · Жалоба On 4/6/2024 at 12:03 PM, Plain said: https://www.icdesigntips.com/2020/10/flip-flop-explanation.html Спасибо. Но, это общая информация, на уровне студенческого курса. Я думал, вы какойто патент альтеры или зайлинкса имели ввиду. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 7 6 апреля Опубликовано 6 апреля · Жалоба On 4/3/2024 at 10:35 AM, MegaVolt said: Да повторитель будет чуть быстрее. Но не принципиально. в КМОПе повторитель - это два инвертора. то есть при прочих равных инвертор всегда быстрее. да и если набрасывать, то так сразу систему в которой повторитель быстрее инвертора не могу вспомнить, в ЭСЛ могут быть одинаковые задержки, но чтобы быстрее... 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться