[makc 385]

Всем доброго дня,

При изучении одной китайской платы наткнулся на необычное (для меня) решение при трассировке BGA с шагом 0,5 мм:

Китайцы, чтобы не тратить лишние слои для вытаскивания сигналов из внутренних рядов, протащили их под неиспользуемыми пинами и дополнительно защитили места касания с помощью шелкографией (показано тонкими красными стрелочками). При этом на самом корпусе в местах белых точек шарики на месте, просто они по факту никуда не были припаяны и в процессе монтажа сплющились.

Кто-нибудь применял на практике такой метод трассировки внутренних рядов BGA 0,5 мм? Какие вы видите подводные камни у такого решения?

[_pv 107]

Теоретически, если переусердствовать с количеством не припаянных таким образом шаров, особенно если не симметрично, то дополнительный слой маски + слой шелкографии под неприпаянными шарами может приподнять одну сторону и у соседних шаров может быть непропай.

Видимо, судя по тому как похабно местами ободрана маска около падов, решили ещё и шелкографией "заполировать", если бы маска была нормальная, её, возможно, хватило бы и без дополнительной шелкографии.

[Arlleex 335]

Вообще, не паять (не предуматривать) пады для BGA, для улучшения трассировки - затея так себе. Колхозная, я бы даже сказал.

Насчет краски - раньше я тоже что-то подобное изобретал, налепливая шелкографией поверх дорожки, но то был первый и последний раз, ибо краска весьма неравномерна, да и точность ее нанесения по координатам тоже может весьма сильно шататься. А толщина ее вовсе может повлиять на нормальную установку BGA-чипа.

P.S. А вообще на фотке от шаров как будто не траски растащены, а просто какую-то ерунду намазюкали, тяжело понять - то ли там артефакты полигона остались...

[makc 385]

1 час назад, _pv сказал:

Теоретически, если переусердствовать с количеством не припаянных таким образом шаров, особенно если не симметрично, то дополнительный слой маски + слой шелкографии под неприпаянными шарами может приподнять одну сторону и у соседних шаров может быть непропай.

Поскольку обычно собирают на пасту, то такая проблема относитепльно маловероятна. Но, конечно, на 100% её исключить нельзя... 🤔

1 час назад, _pv сказал:

Видимо, судя по тому как похабно местами ободрана маска около падов, решили ещё и шелкографией "заполировать", если бы маска была нормальная, её, возможно, хватило бы и без дополнительной шелкографии.

Маска там ободрана из-за того, что я искал выходы пары цепей возя щупом по всем подряд падам (нет у меня мягкой металлической кисточки). Но в целом маска не является полноценным изолятором и полагаться на неё на все 100% ПМСМ нельзя, поэтому в этом плане китайцы всё сделали правильно.

9 минут назад, Arlleex сказал:

Вообще, не паять (не предуматривать) пады для BGA, для улучшения трассировки - затея так себе. Колхозная, я бы даже сказал.

Согласен, но это позволяет сэкономить пару слоёв и это деньги, особенно в большой серии.

10 минут назад, Arlleex сказал:

Насчет краски - раньше я тоже что-то подобное изобретал, налепливая шелкографией поверх дорожки, но то был первый и последний раз, ибо краска весьма неравномерна, да и точность ее нанесения по координатам тоже может весьма сильно шататься.

С точностью нанесения, судя по прикрепленной картинке, всё в полном порядке. Равномерность тоже вполне нормальная, хотя и не идеальная.

11 минут назад, Arlleex сказал:

А толщина ее вовсе может повлиять на нормальную установку BGA-чипа.

Может, но паста помогает снизить вероятность такой проблемы.

11 минут назад, Arlleex сказал:

P.S. А вообще на фотке от шаров как будто не траски растащены, а просто какую-то ерунду намазюкали, тяжело понять - то ли там артефакты полигона остались...

Это трассы на забитые по классу 7 переходные отверстия, которы разместили как раз на месте неиспользуемых КП на корпусе. И это весьма приятный для трассировки вариант, иначе бы пришлось делать microVia и сверлить их лазером, а в этой плате отверстия на всю толщину - профит в плане технологичности и цены.

 

[Arlleex 335]

8 минут назад, makc сказал:

Это трассы на забитые по классу 7 переходные отверстия...

Если там 7 класс, что мешало разместить обычные переходные отверстия соответствующих габаритов для нормального фанаута?

[makc 385]

1 минуту назад, Arlleex сказал:

Если там 7 класс, что мешало разместить обычные переходные отверстия соответствующих габаритов для нормального фанаута?

Размер пятаков VIA больше падов, возможно они не захотели делать SMD КП.

[Arlleex 335]

Для такой BGA делал обычные сквозные 0.3/0.15 в Резоните, да - по их классификации HDI, но на 7 класс рано, вроде как.

[makc 385]

3 минуты назад, Arlleex сказал:

Для такой BGA делал обычные сквозные 0.3/0.15 в Резоните, да - по их классификации HDI, но на 7 класс рано, вроде как.

Это получается поясок ПО 0,075 мм, что для серийного производства совсем-совсем нехорошо. Разово с большим браком могут сделать, а вот ставить такое в серию по-моему плохая идея, если есть другие варианты.
PS: Китайцам платы делает явно не Резонит, это китайцы делают платы для Резонита. 😉

[_Sergey_ 36]

Quote

Кто-нибудь применял на практике такой метод трассировки внутренних рядов BGA 0,5 мм?

Сказать стороннему заказчику - "Да ты не сцы, тормоза IPC-стандарты придумали трусы!" ? 🤣

Quote

Согласен, но это позволяет сэкономить пару слоёв и это деньги, особенно в большой серии.

Если контора провела эксперименты, узнала процент брака и сравнила по финансам..

Нужно НИОКР заряжать на тему "Так ли нужны стандарты IPC?".

 

На плате переходные отверстия закрыты (Capped), можно площадки SMD ставить на via.

Шелкографию иногда применяю для дополнительной защиты.

[makc 385]

12 часов назад, _Sergey_ сказал:

Сказать стороннему заказчику - "Да ты не сцы, тормоза IPC-стандарты придумали трусы!" ? 🤣

Да ну а почему бы и нет? Если решение работает и позволяет снизить сложность и требования к производству ПП? 🧐

12 часов назад, _Sergey_ сказал:

Если контора провела эксперименты, узнала процент брака и сравнила по финансам..

Моя контора таких экспериментов пока не проводила. Вот я и интересуюсь (на будущее), может у кого-то был такой опыт в серии и есть статистика или понятны подводные камни такого подхода?

12 часов назад, _Sergey_ сказал:

Нужно НИОКР заряжать на тему "Так ли нужны стандарты IPC?".

Нужно заряжать НИОКР на тему необходимости НИОКР.  😉

12 часов назад, _Sergey_ сказал:

На плате переходные отверстия закрыты (Capped), можно площадки SMD ставить на via.

Не уверен, что так получается, иначе бы разработчики скорее всего так бы и поступили. Плата сделала с умом и довольно аккуратно.

12 часов назад, _Sergey_ сказал:

Шелкографию иногда применяю для дополнительной защиты.

Да, это известный прием и ничего плохого в нём нет.

[gerber 11]

Очень сомнительно, что неиспользуемые шары помогают сэкономить 2 слоя топологии. Особенно если учесть, что для такого трюка неиспользуемые шары должны выходить на обочину корпуса, что далеко не всегда так. Обычно производитель BGA чипа серьёзно задумывается о распиновке и последующей трассировке своих кристаллов и приводит рекомендуемый layout.

[makc 385]

7 часов назад, gerber сказал:

Очень сомнительно, что неиспользуемые шары помогают сэкономить 2 слоя топологии.

Картинка приведена выше. В чём конкретно ваши сомнения? Или какие вы видите альтернативные варианты?

7 часов назад, gerber сказал:

Особенно если учесть, что для такого трюка неиспользуемые шары должны выходить на обочину корпуса, что далеко не всегда так.

Как раз  наоборот - нужна пустота (пустой ряд) внутри, чтобы на его место поставить ряд ПО и уйти вниз.

7 часов назад, gerber сказал:

Обычно производитель BGA чипа серьёзно задумывается о распиновке и последующей трассировке своих кристаллов и приводит рекомендуемый layout.

Не всегда получается испечь блин на весь мир. Всем угодить невозможно. Вот и получается, что разработчик начинает искать свои выходы их положения. Для тех же eMMC допускается сквозная трассировка через NC-пины...

[Uladzimir 116]

1 час назад, makc сказал:

Для тех же eMMC допускается сквозная трассировка через NC-пины...

Ну это не используемые (для крепости посадки корпуса на плату). там это в рекомендациях даже указано.

Если у микросхемы есть возможность перевести неиспользуемые выводы в состояние с высоким импедансом  (отключенный выход )--  то тоже проводили через них дорожки. но это не всегда доступный метод.

А так реболинг шаров и на неиспользованные PAD, через которые идут другие дорожки, шары не ставить.  Но для масс-продакшин это не совсем то.

[makc 385]

1 минуту назад, Uladzimir сказал:

Ну это не используемые (для крепости посадки корпуса на плату). там это в рекомендациях даже указано.

Да, поскольку их NC это "not connected", а на большом числе микросхем это "not connect", которые используются в служебных целях и подключение к которым может привести к непредсказуемым результатам. Поэтому и ищется более надежный компромиссный вариант.

3 минуты назад, Uladzimir сказал:

А так реболинг шаров и на неиспользованные PAD, через которые идут другие дорожки, шары не ставить.  Но для масс-продакшин это не совсем то.

Это совсем не то, особенно на BGA 0.5.

[_Sergey_ 36]

10 hours ago, gerber said:

Очень сомнительно, что неиспользуемые шары помогают сэкономить 2 слоя топологии.

Я втайне восхитился оригинальностью мышления PCB-дизайнера этой платы - иногда с надеждой смотрю на монитор в поисках места для пары дорожек.

Но предлагать такое решение кому-либо - не смогу.

 

Quote

Да ну а почему бы и нет? Если решение работает

Если..